一个全集成的CMOS 脉冲超宽带发射机.PDFVIP

第 15 卷 第 3 期 电路与系统学报 Vol.15 No.3 2010 年 6 月 JOURNAL OF CIRCUITS AND SYSTEMS June, 2010 文章编号：1007-0249 (2010) 03-0001-06 * 一个全集成的 CMOS 脉冲超宽带发射机 1 2 1 1 1 张建良 ， 张盛 ， 王硕 ， 刘萌萌 ， 周润德 （1. 清华大学 微电子学研究所，清华信息科学与技术国家实验室，北京 100084 ；2. 清华大学 深圳研究生院，广东 深圳 518055 ） 摘要：本文给出了一个低功耗、全集成的 CMOS 脉冲式超宽带发射机电路的设计和流片测试结果，其集成了亚纳 秒脉冲发生器、脉冲位置调制（PPM ）器和天线驱动电路等，可支持多种调制方式并产生最高达 1Gp/s 的超宽带脉冲 序列。设计采用数字驱动信号上升沿触发的新型反馈结构脉冲发生器，可产生稳定的脉冲信号。通过可调的脉冲宽度 和 PPM 调制步长，设计提供了工艺参数和温度变化的补偿手段。 关键词：超宽带；脉冲发生器；发射机 中图分类号：TN76 ；TN78 文献标识码：A 1 引言 超宽带（Ultra-wideband ，UWB ）通信技术以其低复杂度、低成本、低功耗等优点近年来得到了 广泛的研究，并广泛应用于无线个域网、无线传感器网络等领域[1] 。FCC 在 2002 年给出了超宽带的频 谱规范[2] ，其中 3.1GHz~10.6GHz 可作为民用超宽带设备的免授权频带，但不同国家和地区的超宽带 频谱规范尚不统一，在远距离特种通信等特殊应用中也采用 2GHz 以内的频带进行超宽带通信。本文 针对低于 2GHz 的高速超宽带发射机技术进行研究，并给出了一个基于 0.18µm CMOS 工艺的全集成发 射机的实现。 超宽带发射机的核心技术是高重复频率的亚纳秒窄脉冲产生电路的设计[3] ，大量的文献探讨了这 一技术难题，其中大量的设计[4,5]利用了雪崩二极管的阶跃恢复特性来产生亚纳秒脉冲，但显然这种方 式仅适用于分立电路实现，并不适合于 CMOS 集成；一些方案[6~8]利用逻辑门的竞争- 冒险现象产生的 信号毛刺来获得窄脉冲，但由于逻辑门的延时随着工艺偏差和温度的漂移较大，这种方法难以获得稳 定的窄脉冲信号；另外一些文献[9,10]通过加入一级驱动放大器电路来解决逻辑门参数变化导致脉冲宽 度不稳定的问题，其设计思想是利用逻辑门毛刺信号作为冲击信号，再利用驱动电路的冲击响应来获 得需要的信号，从而降低对冲击信号的要求，但这种方法需要采用大量的电感、电容器件，设计难度 和芯片面积都较大。 本文采用 0.18µm CMOS 工艺设计了一个全集成的脉冲超宽带发射机，设计中采用了新型的反馈 式脉冲产生器电路可以产生可调宽度的超宽带脉冲信号，同时集成的调制器和控制电路可以支持脉冲 位置调制（Pulse Position Modulation ，PPM ）、三电平、双极性键控（BPSK ）、开关键控（OOK ）等多 种调制方式。为便于应用，发射机中还集成了可接受 1Gb/s 速率数字信号输入的低压差分信号 （LVDS ） 接收器和可用于驱动 50 欧姆超宽带天线的驱动电路。同时本文给出了采用和舰0.18um 混合信号 CMOS 工艺的电路流片验证结果。 下文中第 2 节讨论发射机的系统设计；第 3 节给出发射机中各个电路模块的设计和仿真结果；第 4 节给出了一个简化的发射机电路的流片测试结果；结论和下一步的工作在第 5 节给出。 2 系统设计 本文设计的超宽带发射机的系统框图如图 1 所示，其中主要包含 LVDS 接收器、PPM 调制器、窄 脉冲产生器和驱动电路。 * 收稿日期：2008-05-08 修订日期 ：2008-07-02 基金项目：863 国家重点科研项目（2007AA01Z2B3 ）；973 国家重点基础研究发展项目（2006CB302702 ） 2 电