报告题名垂直式双扩散低压功率金氧半场效应电晶体.PDFVIP

报告题名垂直式双扩散低压功率金氧半场效应电晶体.PDF

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
报告题名垂直式双扩散低压功率金氧半场效应电晶体

報告題名: 垂直式雙擴散低壓功率金氧半場效應電晶體 之閘極長度的最佳化設計 The Optimum Gate Length Design of Vertical Double-diffused Low Voltage Power MOSFET 作者:蔡志明、呂秉叡、戴明傑 系級:電子四甲 學號:D9149664 開課老師:簡鳳佐、李景松 老師 課程名稱:專題研究、化合物半導體元件 開課系所:電子工程系 開課學年:九十四學年度 第一學期 垂直式雙擴散低壓功率金氧半場效應電晶體 之閘極長度的最佳化設計 摘 要 本專題研究 N型 30伏特垂直式雙擴散低壓功率金氧半場效應電 晶體( Vertical Double-diffused MOSFET, VDMOS )之閘極長度的最 佳化設計,閘極長度減小造成 空乏區曲率降低與導致相鄰的P-Well 距離縮小,促使晶胞( Cell )間的空乏區更緊密,使元件可操作在更 高的偏壓下,有效提升元件的崩潰電壓( BVdss ),也因單位晶胞(Cell Pitch )的面積減少而使其晶胞密度增加,增加了並聯電阻的數量,因 此降低元件之導通電阻(Rds(on) ),但若過度縮小閘極長度,連帶增加 了接面場效應電晶體(Junction Field Effect Transistor, JFET(RJ) )效 應,反而大大的提高了元件之導通電阻。 以雙擴散製程(Double-diffused process )進行閘極長度的最佳化 設計,經由 Integrated Systems Engineering (ISE )製程及電性模擬軟 體模擬,計算出元件之汲極對源極崩潰電壓( BVdss )、汲極對源極導 通電阻( Rds(on) ),兩個最主要的效能參數對閘極長度(Gate Length ) 調變,可得一個最佳化的閘極長 度,使元件維持高崩潰電壓和低導通 電阻。閘極長度的縮短,可使閘極電荷( gate charge )降低,因此元 件的切換速度加快,開關功率損失也較小,並達到縮小元件尺寸以及 降低成本的結果。 關鍵字:垂直式雙擴散功率元件、閘極長度、ISE TCAD - 1 - 逢甲大學學生報告 ePaper(2005 年) 垂直式雙擴散低壓功率金氧半場效應電晶體 之閘極長度的最佳化設計 Abstract In this paper, we research the optimum gate length design of the low-voltage power device of the 30 volts N-type VDMOS (Vertical Double-diffused MOSFET), the gate length is reduced, it will step-down the depletion region curvature, with the distance of the near P-well is shirked, the depletion region is more closer in Unit-Cell, it can make the device be operated under the higher bias, and effectual increase device’s the breakdown voltage (BVdss), when Cell-Pitch‘s area is decreased, then the density of the cells will increase, that can reduce the device’s the on-resistance (Rds(on)), but if excessively cut down the gate length, then cause the JFET (RJ) effect, and greatly raise the on-resistance of the device. Under the Double-diffused process, making t

文档评论(0)

l215322 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档