DDR布线应注意的问题.pdf

区别 DDR SDRAM 与 SDRAM： SDRAM 在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输；而DDR 则是一个时钟周期内传输两次数据，在时钟的上升期和下降期各传输一次数据。 SDRAM 的工作电压为 3.3V，而DDR 的工作电压为 2.5V。 SDRAM 采用公共时钟同步，公共时钟同步是指在数据的传输过程中，总线上的驱动端 和接收端共享同一个时钟源，在同一个时钟缓冲器(clock buffer)发出同相时钟的作用下， 完成数据的发送和接收。 DDR SDRAM 采用源同步，源同步就是指时钟选通信号 clk 伴随发送数据一起由驱动芯 片发送。所以在 DDR 的控制端需要有延迟补偿电路。 SDRAM 关心建立时间，而 DDR 关心保持时间，DDR 比SDRAM 要求有更短的信号建立保 持时间、更干净的参考电压、更紧密的走线匹配和新的 I ／O 口信号，并且需要合适的终端 电阻匹配。因此在布线的时候注意等长布线。关于建立时间和保持时间的概念详见附录。 DDR 布线应注意的问题： 内存的作用是用来存储数据的，写入 1读出 1，写入 0 读出 0，因此必须保证数据访 问正确。产生数据访问错误的情况主要有如下两种： 1、判决错误，0 判成 1，1 判成 0。可能参考电平不准(为什么不准？信号线内阻造成的压降)， 也可能是加性干扰，或者阻抗不匹配引起信号畸变。 2、时序错误，不满足建立/保持时间，或者采样点相位错误，不在有效信号位置上。触发器 需要维持一段时间的能量供给才能正常工作，这个时间就是建立/保持时间。 只要解决好这两个问题，保证内存正确访问，内存电路就设计成功了。 为了满足建立保持时间，同频同相，采样正确，我们对走线的布线要求是：等长布线。 但是由于 DDR 有高速时钟信号，高速跳变的边沿，就必须考虑到在 PCB 板上存在传输线效应 的问题，对于布线长度有了要求。 避免传输线效应的方法： 1、严格控制关键网线的走线长度。 如果采用 CMOS 或 TTL 电路进行设计，工作频率小于 10MHz，布线长度应不大于 7 英 寸 （177.8mm）。工作频率在 50MHz 布线长度应不大于 1.5 英寸 （38.1mm）。如果工作频率 达到或超过 75MHz 布线长度应在 1 英寸 （25.4mm）。对于GaAs 芯片最大的布线长度应为 0.3 英寸 （7.62mm）。如果超过这个标准，就要通过软件仿真来定位走线.走线的精确长度需物 理软件(如:PADS等)控制。 2 合理规划走线的拓扑结构 解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。当使用高速逻 辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分 支走线所扭曲。通常情形下，PCB 走线采用两种基本拓扑结构，即菊花链 (Daisy Chain)布 线和星形(Star)分布。 DDR 布线分析： 根据 DDR 信号的种类可以分为不同的信号组，如下表所列： 信号引脚说明： VSS 为数字地，VSSQ 为信号地，若无特别说明，两者是等效的。VDD 为器件内核供电， VDDDQ 为器件的 DQ 和 I/O 供电，若无特别说明，两者是等效的。 其中，数据组的分组应该以每个字节通道来划分，DM0、DQS0 以及DQ0～DQ7 为第 1 字节通道，DM1、DQS1 以及DQ8～DQ15 为第 2 字节通道，以此类推。每个字节通道内有严格 的长度匹配关系。其他信号走线长度应按照组为单位来进行匹配，每组内信号长度差应该严 格控制在一定范围内。不同组的信号间虽然不像组内信号那样要求严格，但不同组长度差同 样也有一定要求。 信号组布线顺序： 为了确保 DDR 接口最优化，DDR 的布线应该按照如下的顺序进行：功率、电阻网络 中的pin 脚交换、数据信号线布线、地址／命令信号布线、控制信号布线、时钟信号布线、 反馈信号布线。 数据信号组的布线优先级是所有信号组中最高的，因为它工作在 2 倍时钟频率下， 它的信号完整性要求是最高的。另外，数据信号组是所有这些信号组中占最大部分内存总线 位宽的部分，也是最主要的走线长度匹配有要求的信号组。 地址、命令、控制和数据信号组都与时钟的走线有关。因此，系统中有效的时钟走 线长度应该满足多种关系。设计者应该建立系统时序的综合考虑，以确保所有这些关系都能 够被满足。 各组信号布线长度匹配： 时钟信号：以地平面为参