第5节 触发器-2.pptVIP

工作波形图 逻辑符号 电路特点 主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有　CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP＝1期间，输入信号R和S不能同时为1。 2、主从JK触发器 代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程： 将 主从JK触发器没有约束。 特性表 时序图 电路特点 逻辑符号 ①主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有　CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。 ②输入信号J、K之间没有约束。 ③存在一次变化问题。 带清零端和预置端的主从JK触发器 RD=0，直接置0 0 1 1 1 1 0 0 1 SD=0，直接置1 1 0 0 0 1 1 1 1 带清零端和预置端的主从JK触发器的逻辑符号 集成主从JK触发器 低电平有效 低电平有效 CP下降沿触发 与输入主从JK触发器的逻辑符号 主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP＝1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。 5.4 边沿触发器 1、边沿D触发器 工作原理 （1）CP＝0时，门G7、G8被封锁，门G3、G4打开，从触发器的状态取决于主触发器Q=Qm、Q=Qm，输入信号D不起作用。 （2）CP＝1时，门G7、G8打开，门G3、G4被封锁，从触发器状态不变，主触发器的状态跟随输入信号D的变化而变化，即在CP＝1期间始终都有Qm=D。 下降沿时刻有效 （3）CP下降沿到来时，封锁门G7、G8，打开门G3、G4，主触发器锁存CP下降时刻D的值，即Qm=D，随后将该值送入从触发器，使Q=D、Q=D。 （4）CP下降沿过后，主触发器锁存的CP下降沿时刻D的值被保存下来，而从触发器的状态也将保持不变。 综上所述，边沿D触发器的特性方程为： 边沿D触发器没有一次变化问题。 逻辑符号 CP 上升 沿触发 工作波形图 集成边沿D触发器 注意：CC4013的异步输入端RD和SD为高电平有效。 CP上升沿触发 集成边沿D 触发器 1. CMOS 边沿 D 触发器 CC4013 (双 D 触发器) 符号 引出端 功能 Q1 Q1 VDD SD1 CP1 SD2 CP2 D1 RD1 D2 RD2 Q2 Q2 VSS 6 5 3 4 8 9 11 10 1 2 13 12 14 7 特性表 同步置0 同步置1 保持(?无效)异步置1 异步置0 不允许 0 1 Qn 1 0 不用 ? 0 0 0 ? 1 0 0 ? ? 0 0 ? ? 0 1 ? ? 1 0 ? ? 1 1 Qn+1 CP D RD SD 注 CP 上升沿触发 Q Q CP C1 1D D S R SD RD 2. TTL 边沿 D 触发器 7474 (双 D 触发器) 符号 引出端 功能 特性表 同步置0 同步置1 保持(?无效)异步置0 异步置1 不允许 0 1 Qn 0 1 不用 ? 0 1 1 ? 1 1 1 ? ? 1 1 ? ? 0 1 ? ? 1 0 ? ? 1 1 Qn+1 CP D RD SD 注 Q1 Q1 VCC SD1 CP1 SD2 CP2 D1 RD1 D2 RD2 Q2 Q2 地 4 2 3 1 10 12 11 13 5 6 9 8 14 7 – – – – – – Q Q CP C1 1D D S R SD RD 3. 主要特点 ? CP 的上升沿(正边沿)或下降沿(负