第三章组成原理.pptVIP

第三章 存储系统 3.1 存储器芯片 3.2 存储系统的构成 3.3 高速缓存 3.4 虚拟存储器 3.1 存储器芯片 3.1.1 静态存储器(SRAM) 静态存储器芯片 3.1.2 动态存储器 动态存储器芯片 存储器芯片的控制信号 3.1.3 只读存储器 单元阵列 熔丝式ROM(PROM) 可擦写ROM——EPROM MOS晶体管与EPROM单元的两种工作状态 3.1.4 电可擦写ROM ——EEPROM及Flash存储器 3.1.5 相联存储器 ——框图 相联存储器——单元结构 相联存储器——阵列的构成 相联存储器——访问实例 3.1.6 动态存储器芯片类型 SRAM时序 读周期： 地址有效?CS有效?数据输出?CS复位?地址撤销 写周期： 地址有效?CS有效?数据有效?CS复位（数据输入）?地址撤销 DRAM时序（一） 读周期： 行地址有效?行地址选通?列地址有效?列地址选通?数据输出?行选通、列选通及地址撤销 DRAM时序（二） 写周期： 行地址有效?行地址选通?列地址、数据有效?列地址选通?数据输入?行选通、列选通及地址撤销 DRAM时序（三） 刷新周期： RAS only：刷新行地址有效?RAS有效?刷新行地址和RAS撤销 CAS befor RAS：CAS有效?RAS有效?CAS撤销?RAS撤销 hidden：（在访存周期中）RAS撤销?RAS有效 DRAM时序（四） 刷新周期： RAS only：刷新行地址有效?RAS有效?刷新行地址和RAS撤销 CAS befor RAS：CAS有效?RAS有效?CAS撤销?RAS撤销 hidden：（在访存周期中）RAS撤销?RAS有效 DRAM时序（五） 刷新周期： RAS only：刷新行地址有效?RAS有效?刷新行地址和RAS撤销 CAS befor RAS：CAS有效?RAS有效?CAS撤销?RAS撤销 hidden：（在访存周期中）RAS撤销?RAS有效 芯片技术 快速页式DRAM（页：单元行） 内存条 双列存储器模块（DIMM） 3.2 存储器的基本组织 字扩展 字位扩展 例3-1 设有若干片1M×8位的SRAM芯片，采用字扩展方法构成4MB的存储器，问(1) 需要多少片RAM芯片？(2) 该存储器需要多少地址位？(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ和R/W#。(4) 给出地址译码器的逻辑表达式。 解：(1) 需要4M/1M = 4片SRAM芯片； (2) 需要22条地址线 (3) 译码器的输出信号逻辑表达式为： 例3-2 设有若干片256K×8位的SRAM芯片，问：(1) 采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片？(2) 该存储器需要多少字节地址位？(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。(4) 写出译码器逻辑表达式。 解：(1) 该存储器需要2048K/256K = 8片SRAM芯片； (2) 需要21条地址线，因为221=2048K，其中高3位用于芯片选择，低18位作为每个存储器芯片的地址输入。 (3) 该存储器与CPU连接的结构图如下。 例3-2 设有若干片256K×8位的SRAM芯片，问：(1) 采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片？(2) 该存储器需要多少字节地址位？(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。(4) 写出译码器逻辑表达式。 例3-3 设有若干片256K×8位的SRAM芯片，问： (1) 如何构成2048K×32位的存储器？ (2) 需要多少片RAM芯片？ (3) 该存储器需要多少字节地址位？ (4) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。 解：采用字位扩展的方法。需要32片SRAM芯片。 例4 某计算机的主存地址空间中，从地址000016到3FFF16为ROM存储区域，从400016到5FFF16为保留地址区域，暂时不用，从600016到FFFF16为RAM地址区域。RAM的控制信号为CS#和WE#，CPU的地址线为A15~A0，数据线为8位的线路D7~D0，控制信号有读写控制R/W#和访存请求MREQ#，要求：(1) 画出地址译码方案(2) 如果ROM和RAM存储器芯片都采用8K×1的芯片，试画出存储器与CPU的连接图。(3) 如果ROM存储器芯片采用8K×8的芯片，RAM存储器芯片采用4K×8的芯片，试画出存储器与CPU的连接图。(4