原创力文档- 1、本文档共4页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
FPGA_ADC0809_statemechine verilog 代码(状态机)
// FPGA接50MHZ 晶振
`timescale 1ns/1ns
module ADC0809_statemechine( sys_clk,
sys_rstn,
adc_clk,
adc_start,
adc_eoc,
adc_oe,
adc_ale,
adc_data,
adc_led,
);
input sys_clk,sys_rstn,adc_eoc;
input [0:7]adc_data;
output adc_clk,adc_start,adc_ale,adc_oe;
output [0:7]adc_led;
reg adc_clk, adc_start, adc_ale, adc_oe, lock;
reg [0:7]adc_led;
reg [0:7]counter_500k;
reg [0:7]state;
parameter
idle =8
ale_enable =8
start_1 =8
start_0 =8
eoc_0 =8
eoc_1 =8
oe_enable =8
get_data =8
initial
begin
state=8
adc_ale=1b0;
adc_start=1b0;
adc_oe=1b0;
adc_clk=1b0;
adc_led=8
end
always @(posedge sys_clk)
begin
counter_500k=counter_500k+1b1;
if (counter_500k=8d50)
begin
counter_500k=8d0;
adc_clk=~adc_clk; //500khz(2us), ADC work frquency/clock
end
end
always @(posedge adc_clk)
begin
case (state)
idle:
begin
adc_ale=1b0;
adc_start=1b0;
adc_oe=1b0;
lock=1b0;
state=ale_enable;
end
ale_enable:
begin
adc_ale=1b1;
adc_start=1b0;
adc_oe=1b0;
lock=1b0;
state=start_1;
end
start_1:
begin
adc_ale=1b0;
adc_start=1b1;
adc_oe=1b0;
lock=1b0;
state=start_0;
end
start_0:
begin
adc_ale=1b0;
adc_start=1b0;
adc_oe=1b0;
lock=1b0;
state=eoc_0;
end
eoc_0:
begin
adc_ale=1b0;
adc_start=1b0;
if (adc_eoc==1b0)
begin
adc_oe=1b0;
lock=1b0;
state=eoc_0;
end
else
begin
adc_oe=1b1;
lock=1b0;
state=eoc_1;
end
end
eoc_1:
begin
adc_ale=1b0;
adc_start=1b0;
adc_oe=1b1;
lock=1b0;
state=oe_enable;
end
oe_enable:
begin
adc_ale=1b0;
adc_start=1b0;
adc_oe=1b0;
lock=1b1;
state=get_data;
end
get_data:
begin
adc_ale=1b0;
adc_start=1b0;
a
文档评论（0）