EDA秒表设计实验报告.docx

五邑大学实验报告编译原理课程2015~2016年度第2学期实验题目：数字秒表设计院系： 信息学院班级：学号： 姓名： 设计原理和结构1.秒表功能秒表实现显示范围为是00:00:00-11:59:59的功能，显示精度为1ms，可实现功能：①、通过计数器的cin端口来控制计数器的启动实现可控的启动功能；②、通过控制计数器清零端aclr来实现数字秒表清零功能。当aclr清零端为高电平时，计数器清零，也即数字秒表清零，否则秒表正常计数；③、通过暂停键pause暂停功能，当暂停键为低电平时，数字出现暂停。2.秒表结构秒表主要以下起见构成：①.50M_100HZ的分频器②.12进制的BCD计数器③.460进制的BCD计数器④.try7447译码器此外，秒表还需有一个启动信号、清零信号及报时信号，以便实现对秒表的控制和有效应用（启动和清零信号及报时信号由使用者给出，设计时主要任务是将此外界信号的功能准确的通过数字秒表体现出来，也即，当使用者给出启动信号时数字秒表能够正常启动，上面已经给出，启动和清零的功能是通过将此信号送给计数器来实现的）。 方案实施1.子模块原理图及功能仿真1.1分频器模块由于下载板只能提供50M的时钟脉冲，为了达到秒表显示1ms的精度，需要50M_100HZ的分频器进行分频。图1.1-1为分频器的原理图。图1.1-1原理图：1.2模12BCD计数器模12BCD计数器显示范围的是00-12，由symbol图可以看出clk为时钟信号、clr_n为清零端（cir_n为低电平时计数器清零）、shiwei[3..0]和gewei[3..0]为输出计数端口。图1.2-1为模12BCD计数器原理图，图1.2-2为生成模12BCD计数器symbol文件，图1.2-3为功能仿真波形图。图1.2-1原理图：图1.2-2 symbol:图1.2-3仿真波形图:1.3 模60BCD计数器模60BCD计数器显示范围的是00-59，由symbol文件可以得clk1为时钟信号，cin为使能信号（start为1时计数器正常计数），pause1为暂停键（当pause1为低电平时，计数暂停），aclr为清零端（高电平有效），ql[3..0]和qh[3..0]为BCD码输出端，cout1为进位输出端。图1.3-1为模60BCD计数器原理图，图1.3-2为生成模60BCD计数器symbol文件，图1.3-3为功能仿真波形图。图1.3-1原理图:图1.3-2symbol文件:图1.3-3功能仿真波形图:1.4try7447译码器图1.4-1为try7447译码器原理图，图1.4-2为生成try7447译码器symbol文件，图1.4-3为功能仿真波形。图1.4-1原理图：图1.4-2 symbol文件：图1.4-3仿真波形图：2．顶层模块图2-1为顶层原理图，图2-2为没有加分频器的原理图（为了方便接下来的功能仿真），图2-3为clk的时钟周期设置，图2-4和图2-5均为功能仿真波形图。图2-1顶层原理图:图2-2 仿真原理图:图2-3 clk的时钟周期:图2-4功能仿真波形图:三．实验总结通过此次课程设计，学到了很多。即使再简单的题目也会因为知识的匮乏而显得困难，因此需要加强对EDA知识的学习；实验是学习EDA最好的方法，在没做实验前，纯理论的学习效率很低，接触实验后，才明白好多不懂的问题，做了一个完整的题目就对EDA的基本流程有了大致的了解，胜于看几遍书，以后要加强实验练习。