第3章. 计算机硬件系统.pptVIP

第三章计算机硬件系统 冯·诺依曼 冯·诺依曼体系结构：计算机由5部分组成 计算机体系结构 计算机体系评价标准 评价计算机系统的标准有速度、容量、功耗、体积、灵活性、成本等指标。 常用的计算机评测标准: 时钟频率(主频) 指令执行速度 等效指令速度 数据处理速率(processing data rate，PDR) 核心程序法 时钟频率(主频) 提供电脑定时信号的一个源，以产生不同频率的基准信号，用来同步CPU的每一步操作，简称其为频率 相应的关系 History Of Intel -1 History Of Intel -2 History Of Intel -3 History Of Intel -4 2002-2004年：超线程P4处理器 2005-2006年：双核处理器 微型计算机的硬件结构 CPU被集成在一片集成电路上，采用总线结构 数据总线：传送数据和指令代码，它是双向总线。 地址总线：传送存储单元或输入输出接口地址的信号线，是单向总线。 控制总线：用来实现CPU对外部部件的控制、状态等信息的传送以及中断信号的传送等。 系统主板与时钟频率 系统主板：又称底板或母板,是整个计算机系统的通信网,每个元器件直接连接到系统主板,通过系统主板进行数据的交换 系统时钟：控制计算机操作的速度，用兆赫（MHz）表示。时钟周期速度越快，计算机处理信息的速度就越快 电子数据与指令 数据与指令通过两种状态表示, 二进制的0或1。 ASCII码：微型计算机中使用最广泛的二进制编码,使用7位分别表示0～9、a～z、A～Z以及标点符号,用8位表示特殊字符。 EBCDIC码：IBM开发的，用一个字节表示数字和字母等。主要用于大型机系统 Unicode码：一种16位的编码，用于支持中文、日文等国际语言 CPU CPU是一种超大规模集成电路器件，一个这样的器件中可以集成几百万个甚至更多个晶体管。通常称之为微处理器（Microprocessor） 。 8086 CPU的内部功能结构框图 CPU ALU：Arithmetic-Logic Unit 算术逻辑单元：“计算器” 算术操作：加、减、乘、除运算 逻辑操作：通过比较来完成 操作过程： 指令的执行周期 执行程序的方式 并行执行 同时执行两条或多条指令。 Regis：寄存器 与内存单元类似，但速度不一样 分类： 专用寄存器： IR指令寄存器、AR地址寄存器 通用寄存器：暂存数据 Control Unit ：控制单元 计算机的“交通警”： 不进行输入输出等处理 协调操作，启动操作顺序 要和输入输出通信：指令或数据传递 一条指令执行过程： 确定要执行的指令 确定该指令完成的操作，以及被操作数存放位置 确定结果存放位置 确定下一条要执行的指令位置 存储体系结构 主存储器 Main Memory RAM and ROM随机存储器和只读存储器 RAM : Random Access Memory 每个存储单元可直接访问，可以改写这个存储单元的内容 ROM: Read Only Memory 只读存储器，内容不能更改，是永久的。 CMOS: Complementary metal oxide semiconductor 由电池提供电源，关机时不丢失信息 RAM is volatile, ROM is not RAM是易失性的，也就是说关闭电源以后RAM不在保存内容，而ROM则不同 存储器的层次结构 Magnetic Disks磁盘 读写头可以在磁盘上移动来访问磁盘中的数据 闪存：USB接口 Magnetic Tape磁带 第一种大容量辅助存储设备。 光存储设备 DVD 坑更小 磁道更为紧密 1～2个存储层，并且还可以是单面或双面的 CPU和主存的连接 数据总线 地址总线 控制总线 CPU与I/O设备的连接 系统总线 CPU与外围设备传输信息的一组信号线，分4层： 总线分层: 片内总线：CPU内部各功能单元的连线。延伸到CPU外,又称CPU总线。 片总线：PC主板上以CPU为核心与各部件间的直接连线。 系统总线：是主板上适配卡与适配卡之间连接的总线。 外总线：是PC与PC之间通信的数据线。 总线性能：时钟频率、总线宽度、传输速率。 总线类型：工业标准体系ISA、外围部件互连PCI以及加速图像端口AGP。 输入输出原理 程序控制输入输出方式： 程序控制输入输出 中断输入输出方式： 克服程序控制输入输出方式中，CPU与外围设备之间不能并行工作的缺点。 直接存储器访问方式： 在外围设备与主存储器之间建立直接数据通路。在DMA方式中，CPU不仅能够与外围设备并行工作，而且整个数据的传送过程不需要CPU干预。 I/O设备的独立寻址  扩展槽与适配卡 连接系统主板与输入/输出