校园定时打铃系统.pptVIP

校园定时打铃系统 设计者：付建林 第一章 绪 论 本设计是一个单片机多功能定时系统，它可以避免多种控制器的混淆，利用一个控制器对多路电器进行控制，同时又可以进行时钟校准和定点打铃。它可以执行不同的时间表（考试时间和日常作息时间）的打铃，可以任意设置时间。这种具有人们所需要的智能化特性的产品减轻了人的劳动，扩大了数字化的范围，为校园数字化提供了可能。 主控电路分析： AT89C51用P0口从时钟芯片中读取时间；P2.0接按键1，当此键按下，P2.0为低电平，数码管的秒位开始闪烁；P2.1接按键2，当此键按下，闪烁的数码管加一，长按，则每200MS自动加一，（如秒加到59，再加一自动从0开始，如此循环）；P2.2接按键3，当此键按下，数码管向左移位闪烁。P1.0控制外部打铃电路，当某时间与设定的打铃时间相同，则P1.0为高电平，三极管导通，继电器吸合，打铃电路形成回路，打铃10S，P1.0变为低电平。74LS245驱动15个数码管。 AT89C51简介 1．主要特性：·与MCS-51 兼容 ·4K字节可编程闪烁存储器 寿命：1000写/擦循环 数据保留时间：10年·全静态工作：0Hz-24Hz·三级程序存储器锁定·128*8位内部RAM·32可编程I/O线·两个16位定时器/计数器·5个中断源 ·可编程串行通道·低功耗的闲置和掉电模式·片内振荡器和时钟电路 管脚说明： VCC：供电电压。 GND:接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P3口也可作为AT89C51的一些特殊功能口，如下表所示： P3.0 RXD （串行输入口） P3.1 TXD （串行输出口） P3.2 /INT0 （外部中断0）P3.3 /INT1 （外部中断1） P3.4 T0 （记时器0外部输入） 振荡器特性： XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件，XTAL2应不接。有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。 74LS245 极限值： 电源电压：7V 输入电压：7V 输出高阻态时高电平电压：5.5V 工作环境温度 74LS245：0~70℃ 存储温度： -65~150℃ 2.3时钟芯片DS12887 其主要功能如下：? ?(1)内含一个锂电池，断电情况运行十年以上不丢失数据。? ?(2)计秒、分、时、天、星期、日、月、年，并有闰年补偿功能。 ??(3)二进制数码或BCD码表示时间、日历和定闹。 2.4显示电路设计： 分析： 显示电路由15个数码管组成, 数码管采用共阴极，分别由595输送字型码,串行传送数据,显示年,月,日,星期,时,分,秒。 74HC595简介 2.5W7805稳压电源 电源电路分析： 220V的交流电经过变压器和整流桥成为直流电压，约为7V左右，经过 7805，电压变为5V。经过电容的滤波，得到所需的5V直流电压。 第三章 软件流程图： 3.1 主程序流程图： * * 第二章 硬件电路设计 2.1系统原理图： 调整键盘 时钟芯片 打铃装置 显示系统 AT89C51单片机级机 本系统是由AT89C51单片机控制，由键盘调整初值时间，从时钟芯片中读取时间数据，将时间数据通过显示系统显示出来，当时间与设定的打铃时间相同，则通过打铃装置打铃10S。 2.2主控电路图： ?P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 ?P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位