3.组合课件-数字电路.ppt

第三章 组合逻辑电路 3.1 概述 3.2 组合电路的分析方法和设计方法 一、分析方法 二 设计方法 3.3 若干常用的组合逻辑电路 一、编码器(Encodor) 编码器逻辑功能的扩展 例：用两片74LS148接成16—4线优先编码器。 二、译码器(Decoder) （一）二进制译码器 74LS138 简介： 译码器功能的扩展： 例如，用74LS138实现4—16线译码器。 （二）二—十进制译码器 功能：将输入的二—十进制码（BCD码）转换为代表0—9这十个数的电平信号。 二—十进制译码器74LS42逻辑图如下（8421码）： （三） 译码器的应用 多路分配器 实现组合逻辑电路 （四）显示译码器 1.七段字符显示器 2.BCD—七段显示译码器 这里将其作为组合电路介绍它的设计方法： 集成4-7线译码器7448简介 灭零输入 三、数据选择器(Multiplexer)——简称MUX （一）工作原理 （二）功能扩展 例如：用双4选1数据选择器构成8选1数据选择器。 (三) 应用 可用来设计组合逻辑电路 （一）一位加法器 （二）多位加法器 1.串行进位加法器 （三）应用 设计组合电路———用在加（减）某一常数的场合。 五、数值比较器(Comparer) （一）一位数值比较器 （三）逻辑功能的扩展 例如：用CC14585构成8位数值比较器。 3.4 组合逻辑电路中的竞争—冒险现象 一、竞争—冒险现象及其成因 三 、消除竞争—冒险的方法 尖峰脉冲有时会造成电路的逻辑错误。这时，必须设法消除之。 题3.5 设计一个代码转换电路，输入是4位二进制代码，输出为4位循环码。 题3.14 分析图示电路，写出输出Z的逻辑函数式。CC4512为8选1数据选择器，它的逻辑功能表如下表。 解： 例如用四选一数据选择器实现异或逻辑： Z=A B +A B A A1, B A0, Z Y 对比上两式得： D0=D3=0 , D1=D2=1 也可用真值表： D3 0 1 1 D2 1 0 1 D1 1 1 0 D0 0 0 0 Y Z B(A0) A(A1) 可见数据选择器地址端的个数等于能实现的逻辑函数包含变量的个数。 1. Z= A B + A B= A1 A0 + A1 A0 1. Z= A B + A B= A1 A0 + A1 A0 1. Z= A B + A B= A1 A0 + A1 A0 Y= A1A0 D0+A1A0D1+A1A0D2+A1A0D3 D3 A0 A1 B A Z Y D1 D0 D2 S D3 A0 A1 B A Z Y D1 D0 D2 S 1 输入变量接地址端 还可以实现变量数比地址端数大1的逻辑函数。 例如，用4选1数据选择器实现交通灯判别电路。 1 1 1 1 1 0 1 1 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 1 0 0 0 Z G A R 令R—A1, A—A0, Z—Y Y D0 D1 D2 D3 由右面的真值表可求出： D0=G D1=D2=G D3=1 A R Z A0A1 S D0D1D2D3 Y G 1 1 高二位接地址端 A1 A0 若用公式法，要将Z写成包含变量R,A最小项的与—或式。 D0 D1 D3 Z = Y = (RA)G + (RA)G + (RA)G + (RA) · 1 D2 1 0 1 1 + 0 1 1 1 1 1 1 1 0 0 1 0 四. 加法器(Adder) 实现二进制数的加法运算。 1.半加器(Half adder) 将两个一位二进制数相加，给出和数和进位。 S CO A B CI 将三个一位二进制数相加，给出和数和进位。 2. 全加器(Full adder) 全加器的输出函数有多种形式，例如，在卡诺图中圈1： S = A B CI C0= AB + A CI + B CI 特点：电路简单，但速度慢。 2.超前进位加法器 思路：将各位的CO均用输入的AiBi 表示。 S = A B CI C0= AB + A CI + B CI COi=AiBi + (Ai+Bi)CIi CIi = COi-1 COi=AiBi + (Ai+Bi)COi-1 递