芯片验证测试资料.pdf

芯片验证测试及失效分析1 檀彦卓 韩银和 李晓维 摘 要 本文对验证测试与失效分析技术进行了系统介绍，包括验证测试的一般流程、常用的分析方法以及 基于验证测试的失效分析。通过分析集成电路设计和制造工艺的发展给测试带来的影响，简要介绍了验证 测试面临的挑战以及未来关注的若干问题。 1 芯片的验证测试 在现代集成电路制造工艺中，芯片加工需要经历一系列化学、光学、冶金、热加工等工 艺环节。每道工艺都可能引入各种各样的缺陷。与此同时由于特征尺寸的不断缩小，各类加 工设施成本也急剧上升。例如有人估计 90nm 器件的一套掩模成本可能超过 130 万美元。因 此器件缺陷造成的损失代价极为高昂。在这种条件下，通过验证测试，分析失效原因，减少 器件缺陷就成为集成电路制造中不可少的环节。 验证测试（Verification Test , Design Debug ）是实现“从设计到测试无缝连接” 的关键。在 0.18 微米以下的制造工艺下，芯片验证测试变得更加至关重要。它的主要任务是验证设计和 测试程序（Test Programs ）的正确性，确定芯片是否符合所有的设计规范（[2], pp.21）。它 通过合理的失效分析（Failure Analysis ）不仅为探求设计的关键参数所决定的特性空间奠定 基础，还为设计人员改进设计及时反馈有效的数据依据，并为优化整体测试流程、减小测试 开销以及优化后期的生产测试（Production Test ）开拓了便利途径。 对芯片最显著的改进不仅仅在设计流程中产生，而且在芯片调试和验证流程中反复进 行。尤其是在高性能芯片研制过程中，随着芯片复杂度的提高，对验证测试的要求更加严格， 与设计流程的交互更加频繁。因此，从某种意义上说，“设计”与“验证测试”是一个非常密切 的“交互过程” 。对于设计工程师而言，关于芯片功能和性能方面的综合数据是关键的信息。 他们通常根据设计规范预先假设出关于芯片各项性能大致的参数范围，提交给验证测试人 员，通过验证测试分析后，得出比较真实的性能参数范围或者特定值。设计工程师再根据这 些值进行分析并调整设计，使芯片的性能参数达到符合设计规范的范围。往往这样的交互过 程不只一次。通常一个健全的验证测试策略包含很多详细的信息。它一般以数据文件的形式 （Data Sheet ）为设计人员和测试人员在修复或者完善设计的交互过程中提供有效的数据依 据，主要包括芯片的 CMOS 工艺等的特征描述、工作机理的描述、电气特征（DC 参数， AC 参数，上/拉电阻，电容，漏电，温度等测试条件，等等）、时序关系图、应用信息、特 征数值、芯片电路图、布局图等等（[3],pp.24 ）。将芯片在验证测试流程中经过参数测试、 功能性测试、结构性测试后得出的测试结果与上述数据信息比较，就会有针对性地反映芯片 性能方面存在的种种问题。依据这些问题，设计工程师可以对设计做出相应的改进。 随着芯片速度与功能的不断提高，超大规模集成电路尤其是集成多核的芯片系统 （System-On-a- Chip, SOC）的出现使得芯片迅速投入量产过程难度增加，由此验证测试变 1本文摘自中国科学院计算技术研究所内部刊物—信息技术快报 2004 年第 9 期 - 1 - 得更加必要。目前，开发低成本高效率的全面验证测试策略成为芯片制造商的关注点。能够 在早期（如初次样片测试阶段）全面地获取芯片品质鉴定的信息变得至关重要。 2 验证测试流程及方法 为了能够较全面地检测芯片各项指标，验证测试一般需要综合多种测试分析方法，并将 每种测试分析方法对应的测试向量作为失效分析流程中的“测试任务”或“测试项目”，然后根 据每个测试任务的作用以及实际工程的需要，建立一个实际可行的验证测试分析流程。 2.1 建立有效的验证测试流程 “芯片验证的成功起始于设计” 。改进传统的验证测试流程是一个突破点。传统的验证 测试开发流程采用串行方式（图 1.a）。第一片样片加工出来之前，设计人员获得的芯片性能 方面的反馈信息很少，甚至没有。串行的测试流程中验证测试要等待获得样片后才能开始进 行。这种传统的测试流程延缓了产品面市的速度。对于设计和测试，这种串行模式的效率很 低。采用验证测试和生产测试并发进行的测试流程是目