金属化和多层互连技术总结.ppt

多层布线技术 互连体系中的材料： 金属层 绝缘介质层 势垒层 第一层金属与栅/局域互连层之间的绝缘介质层称为PMD（前金属化介质）。 金属层之间的绝缘介质层称为IMD（金属间介质） PMD上光刻孔称接触孔，IMD上光刻孔称通孔。 鈦 PSG TiSi 2 n + 鎢 鋁-銅 多层布线技术 绝缘介质层的要求： 低介电常数 高击穿场强 低漏电流密度 低表面电导 不吸潮 温度承受能力在500度以上 没有金属离子 无挥发性残余物存在 此外，还要求有好的黏附性、台阶覆盖性、低缺陷、易刻蚀等等。 多层布线工艺流程 多层布线技术 平坦化： 在IC制造过程中，经过多步加工工艺后，硅片表面变得很不平整，存在台阶。 台阶的存在会影响薄膜沉积时的覆盖效果，可能引起电路失效。 对金属层和介质层都要进行平坦化处理，以减小或消除台阶的影响，改善台阶覆盖的效果。 随着互连层数的增加和工艺特征尺寸的缩小，平整度要求越来越高。 多层布线技术 不同程度平坦化 第一类平坦化：尖角圆滑，台阶高度不变 第二类平坦化：尖角圆滑，台阶高度减小 采用SOG旋涂玻璃回流平坦 第三类平坦化：局域完全平坦化 采用牺牲层技术 （等离子体刻蚀） 第四类平坦化：整个硅片表面全局平坦化 化学机械抛光（CMP） SOG旋涂玻璃回流平坦化 多层布线技术 CMP工艺： IBM公司提出，一种表面抛光技术，唯一能提供全面平坦化的技术。 研磨盘的机械研磨+研磨剂的化学腐蚀 主要参数： （1）磨盘的硬度和孔度； （2）磨料的化学成分及其酸碱度； （3）摩擦剂颗粒的尺寸、形状、浓度 应用中的问题： （1）CMP终点探测 （2）研磨产物清洗 鈦 PSG TiSi 2 n + 鎢 鋁-銅 接触孔与通孔的填充 面积 = A 面积 = B 面积 = A 垂直的側壁 倾斜的侧壁 A B 垂直与倾斜式的接触窗口 Al金属化所使用的群集反应室 傳送室 傳送室 晶圓输入 晶圓输出 預清洗 Ti/TiN PVD TiN CVD Al CVD Al-Cu PVD 冷卻 PVD CVD 思考 摩尔定律极限 IC工艺特征尺寸可以发展到小于10nm吗? 将会哪些问题? 纳米电子学 包括量子点阵列（QCA—Quantum－dot Cellular Automata)和以碳纳米管为基础的原子分子器件等 量子电子器件（QED—Quantum Electron Device） 包括单电子器件和单电子存储器等。 人有了知识，就会具备各种分析能力， 明辨是非的能力。 所以我们要勤恳读书，广泛阅读， 古人说“书中自有黄金屋。 ”通过阅读科技书籍，我们能丰富知识， 培养逻辑思维能力； 通过阅读文学作品，我们能提高文学鉴赏水平， 培养文学情趣； 通过阅读报刊，我们能增长见识，扩大自己的知识面。 有许多书籍还能培养我们的道德情操， 给我们巨大的精神力量， 鼓舞我们前进。 * 金属化及多层布线的发展： 电路特征尺寸不断缩小 芯片引线数急剧增加 芯片内部连线长度迅速上升 金属布线层数不断增加 互连引线的延迟时间增加 铜及低K介质 Intel 奔腾 III Merced （1999） 6层金属互连，0.18μm工艺，集成晶体管数 2500万个，连线总长度达5km 估计0.07 μm工艺，一个微处理器需10层金属互连，连线总长度达10km 铜及低K介质 RC常数： 互连引线的延迟时间以RC常数来表征。 其中，l为引线长度，w为引线宽度，tm为引线厚度，tox为介质层厚度。 从中可以看出，采用低电阻率的互连材料和低介电常数的介质材料可以有效降低互连系统的延迟时间。 铜及低K介质 铜及低K介质的优势： 铜的电阻率低，可以极大降低互连引线电阻； Cu 1.7 mW?cm Al 2.65 mW?cm 铜的抗电迁移能力强，没有应力迁移，可靠性强； 低K介质，减少了分布电容； 所以，采用铜及低K介质可以进一步减小引线宽度和厚度，提高集成电路的密度。 铜及低K介质 Cu互连工艺中的关键技术： Cu的沉积技术 低K介质材料的选择和沉积 势垒层材料的选择和沉积技术 Cu的CMP平整化技术 大马士革（镶嵌式）结构的互连工艺 可靠性问题 深亚微米技术的发展： 90nm、45nm线宽 300mm（12寸）晶圆 铜及低K介质 系统集成（SOC） 其中涉及到大量相关工艺和技术的应用，应变硅，绝缘硅，仅有5个原子层厚、1.2nm氧化物栅