差分放大计算公式_例1N指南.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
如图所示是一个具有高输入阻抗,低输出阻抗的仪用放大器。假设集成运放是理想的,试证明 解:此放大器由运放.组成第一级差分式电路,组成第二级差分式电路。在第一级差分式电路中,,分别加到和的同相端,和两个组成的反馈网络,引入了深度的电压串联负反馈,两运放.的两输入端形成虚短和虚断,因而有和 ,故得 根据式(8.1.5)的关系,可得 讨论:该放大器第一级是具有深度电压串联负反馈的电路,所以他的输入电阻很高。若.选用相同特性的运放,则它们的共模输出电压和漂移电压也都相等,再同过组成的差分式电路,可以相互抵消,故它有很强的共模抑制能力和较小的输出漂移电压,同时该电路有较高的差模电压增益。但为进一步提高电路的性能,应严格挑选几个外接电阻和。目前这种仪用放大器以有多种型号的单片集成电路,如LH0036即是其中的一种,它只需要外接电阻[一般取]。它的几项主要指标为=300M,,, 。这类放大器在工程实践中应用很广。 一.填空题。 1.十进制数的等值十六进制数是( ),等值二进制数是( )。 2.十进制数56的8421BCD编码是( ),等值二进制数是( )。 3.欲对100个对象进行二进制编码,则至少需要( )位二进制数。 4.逻辑代数中最基本的运算是( )运算。 5.当ij时,同一逻辑函数的的2个最小项( )。 6.逻辑函数F=AB,它的与或表达式为F=( ),或与表达式为F=( ), 与非-与非表达式为F=( ),或非-或非表达式F=( )。 7.由于触发器有( )个稳态,它可记录( )位二进制码。 9.对与JK触发器,若=,则可以完成( )触发器的逻辑功能。 10.用二进制导步计数器从零计到十进制数178,则最少需要( )个触发器。 11.由555定时器构成的单稳态触发器,电源电压为10V,定时电阻R=11K。现要求单稳态触发器输出脉冲宽度为1s,则定时电容C=( )。 12. 由555定时器构成的单稳态触发器,电源电压为10V,定时电容C=6200pF。要求单稳态触发器输出脉冲宽度为150,则定时电阻R=( )。 13.一个8位D/A转换器的最小输出电压,当输入代码为0100110时,输出电压=( )。 14.7位D/A转换器的分辨率为( )%。 15.某一控制系统中有一个D/A转换器。若系统要求D/A转换器的分辨率优于0.5%,应选至少为( )位的D/A转换器。 16.将模拟信号转换为数字信号应采用( )转换器。 17.全面描述一个时序电路的功能,必须使用3个方程式。他们是( ).( ).( )。 18.描述时序电路的逻辑功能,除逻辑方程式之外,还有另外3种方法,它们是( ).( )和( )。 19.如图是有555定时器构成的( )触发器,它可将缓慢变化的输入信号变换为( );该电路的回差电压约为( )。 20.二极管门电路如图,已知二极管..的导通电压为0.7v,若A端接0.3v,B.C端均接3.6v,则输出端F的电压为( )。若A.B.C三端均接3.6v,则输出端F的电压为( )。 若A.B.C三端均接-12v,则输出端F的电压为( )。 二、用卡诺图法化简下列各式:(工程硕士研究生)(P121教材) 1. 2. 二、用卡诺图法化简下列各式:(研究生)(P121教材) 1. 2. 三、解答 1. 电路及各输入信号波形图如下图,试画出各个触发器输出端Q的电压波形。设各触发器初始状态为0。 (P133 6) 2. 已知CMOS边沿触发器结构JK触发器的逻辑图和各输入端的电压波形如下图,试画出Q端对应的电压波形。 (P133 7) 逻辑电路如图,已知CP和X的波形,试画出Q1和Q2的波形。触发器的初始状态为0。 逻辑电路如图,已知CP和A的波形,画出触发器Q端的波形,设触发器的初始状态为0。 5. 一时序电路如下图,试画出在CP作用下,QO、Q1 、Q2和Z端的波形。设各触发器的初态均为零。 6. 试分析下图时序电路的逻辑功能。

文档评论(0)

0520 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档