SHARC-6U-ADSP21489模板说明-冠驰科技.docVIP

SHARC-ADSP214XX系列6U测控板使用说明 2012．03 冠驰科技有限公司 SHARC Processor ADSP-21483/ADSP-21486/ADSP-21487/ADSP-21488/ADSP-21489浮点DSPAnalog Device(AD)公司推出的浮点处理器SHARC处理器系列在浮点DSP市场占据主导地位，拥有出色的内核和存储器性能，以及优异的I/O吞吐能力。SHARC处理器为动态范围至关重要的应用提供出色的浮点处理性能。 ADI公司的32位浮点SHARC?处理器基于超级哈佛（Super Harvard）架构，它实现了非凡的内核及存储性能与出色的I/O吞吐能力的完美结合。通过增加与专用总线相关的I/O处理器，这个“超级”哈佛架构扩展了独立编程与数据存储总线的原始概念。除了满足大多数计算密集型实时信号处理应用的需求外，SHARC处理器还集成了大量的存储器阵列和专用外设，从而简化了产品开发，并缩短了上市时间。目前，SHARC处理器系列包括三代产品，可提供代码兼容的解决方案，从售价不足10美元的入门级产品到提供400 MHz/2400 MFLOP定点和浮点运算能力的最高性能产品。所有SHARC处理器不拘泥于特定的产品方案，而是提供公共特性与功能集合，可用于诸多信号处理市场与应用。这个基本功能使得SHARC用户在向更高性能、更高集成度的SHARC产品转移的过程中可以充分利用现有代码和设计经验。公共架构特性 a)32/40位IEEE浮点运算 b)32位定点乘法器，包括64位乘法与80位累加 c)没有算术流水线；所有计算都是单周期的 d)硬件支持循环缓冲选址 e)32个地址指针支持32个循环缓冲区 f)硬件支持6级嵌套的零开销硬件循环 g)丰富的代数汇编语言语法 h)指令集支持条件算子、位操作、除法和平方根、位域插入与抽取 i)DMA在全时钟速率下允许零开销背景传输，无需处理器干预 第一代SHARC处理器提供66 MHz/ 198 MFLOP性能，并成为SHARC处理器系列产品的基础。支持32位定点及32/40位浮点数据格式的易用指令集架构、大型存储阵列和高级通信端口，使第一代SHRAC处理器产品适于广泛的并行处理应用，包括消费类音频、医疗成像、军事、工业及仪器仪表。 第二代SHARC处理器利用单指令多数据（SIMD）架构使信号处理性能提高一倍，达到100MHz / 600MFLOP。与第一代SHARC处理器相比，这一硬件扩展使系统编程人员的可用计算资源增加一倍。第二代SHARC处理器包含双乘法器、算术逻辑单元（ALU）、移位器及数据寄存器，可以在多种应用中大幅提高整个系统的性能。这个能力非常适合消费类电子产品、汽车、专业音频等应用，在这些应用中，与立体声通道处理相关的算法可以有效的利用SIMD架构。 第三代SHARC处理器采用增强的SIMD架构，将CPU性能扩展到400 MHz/2400 MFLOP。产品中有多种不同的集成ROM存储器配置以及音频专用外设，能够缩短上市时间，并降低整体材料清单成本。性能等级以及外设集成度的提高使得第三代SHARC处理器成为面向多种音频市场的单芯片解决方案。 SHARC DSP 体系结构方框图 ADSP-21483 ADSP-21486 ADSP-21487 ADSP-21488 ADSP-21489特性 Maximum Instruction Rate 400 MHz Maximum Internal RAM 5 Mbits ROM 4 Mbits Audio Decoders in ROM Pulse-Width Modulation 4 Units (3 Units on 100-Lead Packages) DTCP Hardware Accelerator Contact Analog Devices External Port Interface (SDRAM, AMI) Serial Ports 8 Direct DMA from SPORTs to External Port (External Memory) FIR, IIR, FFT Accelerator Yes Watchdog Timer MediaLB Interface Automotive Models Only IDP/PDAP UART DAI (SRU)/DPI (SRU2) S/PDIF Transceiver SPI TWI SRC Performance3 –128 dB Thermal Diode VISA Support Package2 176-Lead LQFP EPAD,100-Lead LQFP EPAD,176-Lead LQFP 开发环境支持