第十二章集成电路设计技术与工具教程.ppt

12.5.1 特定的可测性设计方法 电路分块最常用的方法就是硬件分块法： 原始电路 分块电路 12.5.1 特定的可测性设计方法 3）制定可测性设计规则 为了设计时就能考虑到测试的问题，可以通过遵循一些设计规则来降低测试的复杂性。设计时主要遵循的规则有以下几条： （1）设计易于初始化的电路。 （2）避免使用冗余的逻辑。 （3）避免使用异步反馈。 （4）避免使用大扇入的门。 （5）对难以控制的重要信号要提供外部控制管脚。 12.5.2 扫描路径法 由于时序电路存在记忆单元，状态相当复杂，生成的测试图形非常多，因此测试也相当复杂。要改善时序电路的测试，就必须使这些记忆单元的状态易于外部设定和观测。扫描路径法是一种应用较为广泛的结构化可测性设计方法，其主要思想是获得对触发器的控制和观测 12.5.2 扫描路径法 1）基本的扫描设计 在设计扫描路径时，可以通过在芯片上附加一个连接电路内部关键节点的移位寄存器实现。显然，这种方法要增大芯片的面积。更加有效的方法是将芯片中使用的所有触发器用专门设计的扫描触发器（SFF）代替： 12.5.2 扫描路径法 一个同步时序电路可以模型化为如图所示的组合电路和触发器两部分： 12.5.2 扫描路径法 用扫描触发器代替图中的D触发器，便可实现同步时序电路模型的扫描路径设计： 12.5.2 扫描路径法 2）扫