计算机组成原理(存储器).ppt

主存储器组织 存储芯片的数据线 存储芯片的地址线 存储芯片的片选端 存储芯片的读写控制线 位扩展法——数据线的连接 字扩展法——地址线的连接 字位同时扩展法 主存储器组织 一、位扩展方式 当芯片的容量和主存容量相同，而位数不足时，就要对位数进行扩展，称为位扩展 位扩展法的要点： “位的并联”：各芯片的数据线与CPU数据线的各对应位拼接 各芯片的片选线应连在一起，合用一个片选信号。 * 例1： 用8片8K*1的芯片组成一个 8K*8的存储器 位扩展法组成的 1K*16 的存储器 例2： 用4片1K*4的2114芯片组成一个 1K*16的存储器。 主存储器组织 2、字扩展方式 当芯片字长与主存相同，而容量不足时，就需要用几片存储器芯片组成组成容量较大的存储器，称为字扩展。 字扩展法的要点： 各芯片的数据线与CPU数据线的各对应位串接在一起 各芯片的片选线要分开，分别与CPU地址总线的高位地址译码后的片选信号相连 例3：用Intel2114（1K*4）芯片，组成4K*4的存储器。 1、 计算分析： 2114的规格为1K*4，芯片地址线10条(A9—A0)，数据线4条 需4片2114，系统地址线12条(A11A10为片选线)，数据线4条 A11A10A9A8A7A6A5A4A3A2A1A0 0 0 0 ………………… 0 0 0 1 ………………… 1 0 1 0 ………………… 0 0 1 1 ………………… 1 1 0 0 ………………… 0 1 0 1 ………………… 1 1 1 0 ………………… 0 1 1 1 ………………… 1 000-----3FF 1K 400-----7FF 1K 800-----BFF 1K C00-----FFF 1K 2、 片选及 地址分析： 字扩展法组成的4K*4 的存储器 例4：用16K×8位的芯片采用字扩展法组成64K×8位的存储器连接图。 分析： 要使用4块芯片 4块芯片的数据端与数据总线D0—D7相连; 地址总线低位地址A0—A13与各芯片的14位地址端相连; 两位高位地址A14，A15经译码器和4个片选端相连 字扩展法组成64K×8存储空间 主存储器组织 主存储器逻辑设计 需解决：芯片的选用 地址分配与片选逻辑 信号线的连接 例5：用2114（1K×4）SRAM芯片组成容量为4K×8的存储器。地址总线A15～A0,双向数据总线 D7～D0,读/写信号线R/W。 给出芯片地址分配和片选逻辑，并画出M框图 主存储器组织 计算芯片数 先扩展位数再扩展单元数 先扩展单元数，再扩展位数 2片1K×4 1K×8 4组1K×8 4K×8 8片 4片1K×4 4K×4 2组4K×4 4K×8 8片 主存储器组织 地址分配与片选逻辑 存储器寻址逻辑 芯片内的寻址系统(二级译码) 芯片外的地址分配与片选逻辑 为芯片分配哪几位地址，以便寻找片内的存储单元 由哪几位地址形成芯片选择逻辑，以便寻找芯片 存储空间分配： 4KB存储器在16位地址空间（64KB）中占据 任意连续区间。 64KB 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 需12位地址寻址： 4KB A15…A12A11A10A9……A0 A11～A0 0 0 0 …… 0 任意值 0 0 1 …… 1 0 1 1 …… 1 1 0 1 …… 1 0 1 0 …… 0 1 0 0 …… 0 1 1 0 …… 0 1 1 1 …… 1 片选 芯片地址 低位地址分配给芯片，高位地址形成片选逻辑。 芯片 芯片地址 片选信号 片选逻辑 1K 1K 1K 1K A9～A0 A9～A0 A9～A0 A9～A0 CS0 CS1 CS2 CS3 A11A10 A11A10 A11A10 A11A10 连接方式 （1）扩展位数 4 1K×4 1K×4 4 10 1K×4 1K×4 4 10 1K×4 1K×4 4 10 4 1K×4 1K×4 4 1