QuartusII软件使用及设计流程.ppt

（3）编辑输入信号并保存文件。在图1-22中单击“Name”下方的“A”，即选中该行的波形。在本例中将输入信号“A”设置为时钟信号，单击工具栏中的 ????按钮，弹出“Clock”对话框，此时可以修改信号的周期、相位和占空比。设置完后单击“OK”按钮，输入信号“A”设置完毕。同理设置其他输入信号“B”，最后单击保存文件按钮 ????，根据提示完成保存工作，如图1-23所示。同时，为了方便读者熟悉其他波形编辑工具的使用，在图1-24中标注了其他波形编辑工具的功能。 功能仿真是忽略延时的仿真，是理想的仿真。怎么设计功能仿真？ 首先在图1-23中单击“Assignments”菜单下的“Settings”命令，如图1-25，单击左侧标题栏中的“Simulator”选项后，在右侧的“Simulation mode”的下拉菜单中选择“Functional”选项即可（软件默认的是“Timing”选项），单击“OK”按钮后完成设置。 2. 功能仿真 后需要生成功能仿真网络表。单击“Processing”菜单下的“Generate Functional Netlist”命令后会自动创建功能仿真网络表，如图1-26所示。完成后会弹出相应提示框，单击“确定”即可。最后进行功能仿真，如图1-27所示。从图中可以看出仿真后的波形没有延时，半加器的两个加数作为输入信号，得到了对应的和与进位。 QuartusII中默认的仿真为时序仿真，在图1-23中直接单击仿真按钮即可。如果做完功能仿真后进行时序仿真，需要在“Assignments”→“Settings” → “Simulator”选项后，在右侧的“Simulation mode”的下拉菜单中选择“Timing”选项即可。仿真完成后的窗口如图1-28所示。观察波形，可以知道输入输出之间有一定的延时。 3.时序仿真 三、引脚锁定 引脚锁定是为了对所设计的工程进行硬件测试，将输入/输出信号锁定在器件的某些引脚上。单击“Assigments”菜单下的“Pins”命令，在弹出的对话框如图1-29所示，在下方的列表中列出了本项目所有的输入/输出引脚名。 在图1-29中，双击与输入端“A”对应的“Location”选项后弹出引脚列表，从中选择合适的引脚，则输入“A”的引脚锁定完毕。同理完成其他引脚的锁定，如图1-30。 四、编程下载 1. 编译 锁定引脚后必须再次编译,才能存储这些引脚锁定的信息,单击编译按钮执行编译。 2. 配置下载电缆 在“Tools”菜单下选择“Programmer”命令，或者直接单击工具栏上的 按钮，弹出如图1-31所示的页面。 编程下载是将本次设计所生成的文件通过计算机下载到实验箱里，来验证此次设计是否能够达到预期目的。需要进行以下几个步骤： 单击“Hardware Setup”按钮，弹出“ Hardware Setup”对话框，如图1-32所示。单击“Add Hardware”按钮设置下载电缆，弹出如图1-33所示的对话框。在 “Hardware type” 一栏中选择“ByteBlasterMV or ByteBlaster II”后单击“OK”按钮，下载电缆配置完成。设置成如图1-34所示的选项后，单击 “Close”按钮即可。一般情况下，如果下载电缆不更换，一次配置就可以长期使用，不需要每次都设置。 Quartus II软件及其使用 Quartus II使用及设计流程  QuartusⅡ是Altera公司推出的新一代开发软件，适合于大规模逻辑电路设计。 QuartusⅡ支持多种编辑输入法，包括图形编辑输入法，VHDL、Verilog HDL和AHDL的文本编辑输入法，符号编辑输入法，以及内存编辑输入法。 QuartusⅡ与MATLAB和DSP Builder结合可以进行基于FPGA的DSP系统开发，是DSP硬件系统实现的关键EDA工具，与SOPC Builder结合，可实现SOPC系统开发。 Quartus II设计流程 一、 设计输入 任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有设计文件的文件夹。此文件夹将被EDA软件默认为工作库（Work Library）。一般，不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件都必须放在同一文件夹中。 首先建立工作库目录，以便存储工程项目设计文件。在D盘下新建文件夹并取名Mydesign。双击QuartusII软件启动图标，即可启动QuartusII软件，启动界面如图1-2所示。 1.建立工程Project 标题栏 标题栏中显示当前工程的路径和工程名。 菜单栏 菜单栏主