电气伝导率.PPT

* * * * * * * * * * * * * * * * * * * * * * * * * * * * Ｐ Ｎ Ｎ Ｓ Ｄ Ｇ 現在のトランジスタの基本構成要素である、MOSキャパシタとMOSFETを勉強しよう。 ！右図はn-MOSFETの断面構造である。 ！FETはダブルpn接合型であり、２つのポテンシャルバリヤーがある。 ！チャネルの上にはゲート絶縁膜を介してゲート電極がある。 ！ゲート電界でポテンシャルバリヤーを変化させ、ソース?ドレイン間の電流を制御する。 ポテンシャルエネルギー(eV) 0 0.5 1.0 1.5 2.0 2.5 距離 EF C V Ｌ ゲート絶縁膜 Metal-Oxide-Semiconductor-Field-Effect-Transistor -ＭＯＳＦＥＴ- Ｐ Ｎ Ｎ Ｓ Ｄ Ｇ ！プラス電圧をゲートにかけると、 →電子に引力が働き電子ポテ 　　ンシャルが低下する。 →ポテンシャルバリヤー 　が小さくなる。 ！大きなプラスゲート電圧をかけると →チャネルはｎ型に変化し、 　　電子密度が大きくなり、 →電子伝導率が大きくなる 0 0.5 1.0 1.5 2.0 2.5 ポテンシャルエネルギー(eV) 距離 C V Vg +high チャネル EF -ＭＯＳＦＥＴ- ！右図のようにチャネル部分だけ を抜き出した素子構造を考えよう。 ！MOSキャパシタという。 ！ゲート電極、ゲート絶縁膜、 半導体基板（シリコン）、 下部電極からできている。 ゲート電圧印加によって シリコン表面に電荷Ｑが発生する。 Ｐ Ｇ ゲート絶縁膜 0 V VＧ ―ＭＯＳキャパシタ－ ゲート電圧を印加したときのMOSFET の構造を右図に示そう。ゲート電圧 によりチャネル表面に反転層が 形成される。そしてドレインにも 電圧がかかっているとソース ドレイン間に電流が流れる。 考察しよう。 一般に長さＬ，幅Ｗ厚さＤの抵 抗体に電圧Ｖをかけたとき流れ る電流Ｉは以下の式で与えられ る。 　　　　　　　　　　　　　　　オームの法則 W x y 0V n+source n+drain Inversion channel Depletion region p-type substrate Vg Vds z Gate oxide L ―ＭＯＳＦＥＴ－ ソースとドレイン電圧Vdsがゼロであり、ゲート電圧Vgsが大きいときチャネルに蓄積するキャリヤ電荷量は である。ドレイン電圧Vdsが少し印加されたとき、ソースを原点にとり、距離yだけドレイン側にある半導体表面でのキャリヤ電荷量は以下のように書き換えられる。 ソース側に流れ込む、ドレイン電流Isdはマイナスとなって、 となる。 Vs Vd 0 Vg y L ―ＭＯＳＦＥＴ－ さらに、 となる。Y方向にIsdは一定だから、上記微分方程式は簡単に解く事が出来る。 ドレイン電流Idsはゲート電圧Vdsに対して線形に変化する。 これが有名なMOSFETのドレイン電流の線形の式である。 ―ＭＯＳＦＥＴ－ チャネル領域のキャリヤ密度はゲート電圧に対して線形に変化する。 凄い効果がある。上式はゲート電圧を固定したら電荷量は固定されることを示している。例えば温度を変えても電荷量は変化しない。一般に半導体は温度を変えるとキャリヤ密度が劇的に指数関数的に変化する。しかしMOSFETのチャネル層のキャリヤ密度はゲート電圧を決めれば温度を変えても大きくは変化しない。よってドレイン電流は温度の変化に鈍感である。この効果はゲート接地（ベース接地）として電子回路に利用されている。 ―ＭＯＳＦＥＴ－ 高いドレイン電圧を印加し，Vds Vgs?Vthになる場合を考えよう。 先に登場した、チャネル表面電位　　　　　　　　　　　のなかのV(y)は0からVds まで変化する量だから、 チャネル内にはV (yp) = Vgs?Vth　になるポイントが必ず存在する。V (yp)をピンチオフ電圧(pinch-off voltage)という。 Lが小さくないとき(例えば100μm)、V(yp)はドレイン端の極近くに出現する。 よってyp~Lである。ypからL の間では が負になる。この事は，ドレイン端近傍のチャネルにはキャリアが殆ど存在しないことを意味している。このような状態を，ピンチオフ領域(pinch-off region)という。 ―ＭＯＳＦＥＴ－ ピンチオフ領域においても，yp≦Lにおいては線形領域の条件が成り立つ。Idsは線形の式で表わされるが、 ここでより良くピンチオフ領域の性質を調べるために以下のように書き換えよう。 これを飽和特性とい