差分信号线的分析与LAYOUT.pdfVIP

差分信号线的分析和LAYOUT 随着近几年对速率的要求快速提高，新的总线协议不断的提出更高的速率。传统的总线协议已经不能够 满足要求了。串行总线由于更好的抗干扰性，和更少的信号线，更高的速率获得了众多设计者的青睐。而 串行总线又尤以差分信号的方式为最多。所以在这篇中整理了些有关差分信号线的设计和大家探讨下。 1.差分信号线的原理和优缺点 差分信号（Differential Signal ）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采 用差分结 设计，什么另它这么倍受青睐呢？在PCB 设计中又如何能保证其良好的性能呢？带着这两个 问题，我们进行下一部分的讨论。何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接 收端通过比较这两个电压的差值来判断逻辑状态 0”还是 1”。而承载差分信号的那一对走线就称为差分走 线。 差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面： a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条 线上，而接收端关心的只是两信号的差值，所以外界的共模噪声 以被完全抵消。 b. 能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场 以相互抵消，如图 在A-A‘的电流是从右到左，那B-B‘的是从左到右，那么按右手螺旋定则，那他们的磁力线是互相抵消的。 耦合的越紧密，互相抵消的磁力线就越多。泄放到外界的电磁能量越少。 c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈 值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目 前流行的LVDS （low voltage differential signaling ）就是指这种小振幅差分信号技术。 2.差分信号的一个实例：LVDS LVDS （Low Voltage Differential Signaling)是一种低摆幅的电流型差分信号技术，它使得信号能在差分 PCB 线对或平衡电缆上以几百Mbps 的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。 LVDS 驱动器由一个驱动差分线对的电流源组成?通常电流为3.5mA)，LVDS 接收器具有很高的输入阻抗， 因此驱动器输出的电流大部分都流过100Ω?的匹配电阻，并在接收器的输入端产生大约350mA 的电压。 当驱动器翻转时，它改变流经电阻的电流方 ，因此产生有效的逻辑″1″和逻辑″0″状态。低摆幅驱动信号实 现了高速操作并减小了功率消耗，差分信号提供了适当噪声边缘和功率消耗大幅减少的低压摆幅。功率的 大幅降低允许在单个集成电路上集成多个接口驱动器和接收器。这提高了PCB 板的效能，减少了成本。 PDF 文件使用 pdfFactory Pro 试用版本创建 不管使用的LVDS 传输媒质是PCB 线对还是电缆，都必须采取措施防止信号在媒质终端发生反射，同 时减少电磁干扰。LVDS 要求使用一个与媒质相匹配的终端电阻 （100±20Ω），该电阻终止了环流信号， 应该将它尽 能靠近接收器输入端放置。LVDS 驱动器能以超过155.5Mbps 的速度驱动双绞线对，距离超 过１０ｍ。对速度的实际限制是： ①送到驱动器的TTL