第六章时序逻辑电路-4.pptVIP

第六章 时序逻辑电路 图6.5.7 7490 (d) 简化符号 表6.5.3 FF0 的状态转移表 0 2 1 1 0 0 Q0 CP0↓的个数 表6.5.4 7490 Q3Q2Q1的状态转移表 0 0 0 5 0 0 1 4 1 1 0 3 0 1 0 2 1 0 0 1 0 0 0 0 Q1 Q2 Q3 CP1↓的个数 图6.5.8 7490用作8421BCD计数器时的接法 Q0 R01 R02 S91 S92 △ Q1 Q3 Q2 CP1 M5 CP0 △ M2 Q1 Q3 Q2 Q0 CP 图6.5.8 7490用作8421BCD计数器时的接法 Q0 Q1 Q2 Q3 R01 R02 S91 S92 8 4 2 1 △ CP0 7490 △ CP1 CP 表6.5.5 7490作8421BCD计数时的状态转移表 0 0 0 0 1 10 1 0 0 1 9 0 0 0 1 1 8 1 1 1 0 7 0 1 1 0 1 6 1 0 1 0 5 0 0 1 0 1 4 1 1 0 0 3 0 1 0 0 1 2 1 0 0 0 1 0 0 0 0 0 Q0 Q1 Q2 Q3 Q0↓ CP↓个数 图6.5.9 7490用作5421BCD计数器时的接法 Q0 R01 R02 S91 S92 CP0 △ M2 Q0 CP △ Q1 Q3 Q2 CP1 M5 Q1 Q3 Q2 Q0是5421BCD码的最高位 图6.5.9 7490用作5421BCD计数器时的接法 Q1 Q2 Q3 Q0 R01 R02 S91 S92 5 4 2 1 △ CP0 7490 △ CP1 CP 表6.5.6 7490作5421BCD计数时的状态转移表 0 0 0 0 1 10 0 0 1 1 9 1 1 0 1 8 0 1 0 1 7 1 0 0 1 6 0 0 0 1 1 5 0 0 1 0 4 1 1 0 0 3 0 1 0 0 2 1 0 0 0 1 0 0 0 0 0 Q1 Q2 Q3 Q0 Q3↓ CP↓个数 图6.5.10 7490作5421BCD计数时的工作波形 CP Q1 Q2 Q3 Q0 1 2 3 4 5 6 7 8 9 10 11 0 1 0 1 0 0 1 0 1 0 0 0 0 1 1 0 0 0 1 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 1 1 1 1 0 * 章目录 6.5 计数器 1.计数器的概念 4.分类 一、二进制计数器 2.应用 3.基本结构 1.同步计数器（由SSI构成） (2)减法计数器 (1)加法计数器 2.异步计数器（由SSI构成） (1)加法计数器 (1) 74 LS161 (2) 74 LS163 (2)减法计数器 3.MSI二进制计数器 二、十进制计数器 1. 74LS90 2. 74LS160 作业 6.5 计数器 1.计数器的概念 2.应用(如频率计) 3.基本结构 显示 设备 计数 器 C uI uO uI uO C 1 3 5 7 9 11 13 15 17 19 20 节目录 标题区 n个触发器 组合电路 CP 计数脉冲 进位输出 Q1 Q2 Qn … Z 图6.5.1 计数器的基本结构框图 节目录 标题区 触发器的状态Q1Q2…Qn构成的代码表示CP的个数 (3)按逻辑功能 (2)按存储器的状态变 化是否同时进行 同步计数器 异步计数器 加法计数器 可逆计数器 减法计数器 节目录 标题区 4.分类 (1)按模值（进位制） 二进制计数器 十进制计数器 任意进制计数器 (1)加法计数器 ①基本结构 一、二进制计数器 1. SSI 同步计数器 b.由TFF构成，激励方程的一般形式： a.CP1=CP2=…=CPn=CP 模值M=2n， 计数范围：0～2n-1 c.T1=1， d. 节目录 标题区 例1 分析图6.5.2所示电路的逻辑功能。 ①电路结构 JK触发器连接成T触发器 ②写出三组方程 a.各触发器的激励方程 J3 = K3 = Q 1 n Q 2 n J2 = K2 = Q 1 n J1 = K1 = 1 节目录 标题区 ②电路实例 ]· CP = [ Q 1 n+1 Q 1 n Z = Q 2 n Q 1 n Q 3 n b.各触发器的次态方程 c.电路的输出方程 ]· CP = [ Q 3 n+1 Q 2 n ＋ Q 1 n Q 3 n Q 2 n Q 1 n Q 3 n ]· CP = [ Q 2 n+1 Q 2 n ＋ Q 1 n Q 2 n Q 1 n 节目录 标题区 ③作状态