Part2第十三章 数字系统设计.pptVIP

排序操作 对存储在k个寄存器中的数据按照从小到大顺序进行排序，设计完成此功能的电路。 排序操作 触发器时序分析 触发器时序分析 触发器时序分析 触发器异步输入 异步输入信号与时钟信号没有确定的时间先后关系，违反了触发器建立时间和保持时间，导致触发器输出为亚稳态(metastable state). 触发器最终要进入一个稳定的状态(0,1),但是从亚稳态恢复到稳态所需要的时间不可预测。 触发器异步输入 触发器异步输入 为了避免异步时钟域产生错误的采样电平，一般使用 RAM 、 FIFO 缓存的方法完成异步时钟域的数据转换。最常用的缓存单元是 DPRAM ，在输入端口使用上级时钟写数据，在输出端口使用本级时钟读数据，这样就非常方便的完成了异步时钟域之间的数据交换。 1. J. F.Wakerly, Digital Design Principles and Practices (Prentice-Hall: Englewood Cliffs, NJ, 1990). 2. C. J. Myers, Asynchronous Circuit Design, (Wiley: New York, 2001). 伪代码 * ASM图 The signal C represents a counter that is initialized to n?1 in the starting sta