时序逻辑电路的设计方法..pptVIP

下载本文档

4
0
约6.29千字
约 47页
2017-07-08 发布于山西
举报
版权申诉

时序逻辑电路的设计方法..ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

时序逻辑电路的设计方法.

§6-4 时序逻辑电路的设计方法 §6-4-1 同步时序逻辑电路的设计方法 §6-4-2 同步时序逻辑电路设计举例作业 P352、26、29//31 、 35 4、状态分配这里的状态数是3，显然用2位二进制码即可。按次态相同或输出相同分配以相邻的原则分配为：S0=00，S1=01，S2=11，而10为无关项状态转换表（Q2Q1）n+1/Z 00/0 00 11/0 11/0 01/0 0 1 00/0 01 X Q2Q1 11 00/1 10 × × 最简状态图 01 11 00 0/1 1/0 0/0 1/0 0/0 1/0 Q2Q1 X/Z 5、选择触发器这里先选JK触发器 JK触发器的次态方程：进而可确定触发器的激励（驱动）方程和电路的输出方程的真值表。 Q2 Q1 X Q2n+1 Q1n+1 J2 K2 J1 K1 Z 0 0 0 0 0 0 × 0 × 0 0 0 1 0 1 0 × 1 × 0 0 1 0 0 0 0 × × 1 0 0 1 1 1 1 1 × × 0 0 1 0 0 × × × × × × × 1 0 1 × × × × × × × 1 1 0 0 0 × 1 × 1 1 1 1 1 1 1 × 0 × 0 0 激励表由上述真值表可得触发器的激励（驱动）方程和电路的输出方程的最小项表达式：激励方程用卡诺图化简法，可将上述最小项表达式改变为如下形式： Q1X Q2 10 11 01 00 1 1 0 × × × × J2 激励方程的化简 6、冗余状态检查 “10”是无关项，当输入X=0时，当输入X=1时，包含无关项的状态图 01 00 0/1 1/0 0/0 1/0 0/0 11 1/0 Q2Q1 X/Z 10 0/1 1/0 电路可以自行启动 7、画出电路图 J1 K1 Q1 F1 J2 K2 Q2 F2 Z clk X 5、选择触发器这里若选D触发器 D触发器的次态方程：进而可确定触发器的激励（驱动）方程和电路的输出方程的真值表。 Q2 Q1 X Q2n+1 Q1n+1 D2 D1 Z 0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 0 0 0 0 0 0 1 1 1 1 1 1 0 1 0 0 × × × × × 1 0 1 × × × × × 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 激励（驱动）真值表由上述真值表可得触发器的激励（驱动）方程和电路的输出方程的最小项表达式：激励（驱动）方程用卡诺图化简法，可将上述最小项表达式改变为如下形式： Q1X Q2 10 11 01 0