集成电路版图设计基础-第1章续：设计规则概要1.ppt

2007级微电子 2007级微电子 2007级微电子 2007级微电子 * 集成电路版图设计基础 basics of IC layout design instructor: Jiang Hao e-mail:jianghao@fzu.edu.cn 2007级微电子 * 1 工艺流程的定义 版图中的工艺层通常是版图设计者定义工艺的抽象工艺层，它们并不一一对应于芯片制造时所需要的掩膜层。芯片制造时所需要的掩膜层是由抽象工艺层给出的版图数据经过逻辑操作（“与”、“或”或“取反”）获得。 2007级微电子 * Feature size L=0.18um VDD 1.8V/2.5V Deep NWELL to reduce substrate noise MIM capacitor(1fF/um^2) Thick-top-metal for inductor 6 Metal 1 Poly Polycide resistor(7.5 Ohm/sq) High N/P implant resistor(59 Ohm/sq, 133 Ohm/sq) M1-M5 (78 mOhm/sq) Thick-top-metal (18 mOhm/sq) * 芯片加工：从版图到裸片 制版 加工 是一种多层平面“印刷”和叠加过程，但中间是否会带来误差？ 2 版图几何设计规则 * 《集成电路设计基础》 * 设计规则 由于器件的物理特性和工艺的限制，芯片上物理层的尺寸进而版图的设计必须遵守特定的规则。 这些规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的。 因此不同的工艺，就有不同的设计规则。 * 《集成电路设计基础》 * 厂家提供设计规则 设计者只能根据厂家提供的设计规则进行版图设计。 严格遵守设计规则可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。 * 《集成电路设计基础》 * 版图几何设计规则 版图几何设计规则可看作是对光刻掩模版制备要求。 光刻掩模版是用来制造集成电路的。这些规则在生产阶段中为电路的设计师和工艺工程师提供了一种必要的信息联系。 * 《集成电路设计基础》 * 设计规则与性能和成品率之间的关系 一般来讲，设计规则反映了性能和成品率之间可能的最好的折衷。 规则越保守，能工作的电路就越多(即成品率越高)。 规则越富有进取性，则电路性能改进的可能性也越大，这种改进可能是以牺牲成品率为代价的。 * 《集成电路设计基础》 * 版图几何设计规则 ? 有几种方法可以用来描述设计规则。其中包括： ＊以微米分辨率来规定的微米规则 ＊以特征尺寸为基准的λ规则 * 《集成电路设计基础》 * 版图几何设计规则 层次 人们把设计过程抽象成若干易于处理的概念性版图层次，这些层次代表线路转换成硅芯片时所必需的掩模图形。 下面以某种N阱的硅栅工艺为例分别介绍层次的概念。 * 《集成电路设计基础》 * 版图几何设计规则 层次表示 含义 标示图 NWELL N阱层 Locos N+或P+有源区层 Poly 多晶硅层 Contact 接触孔层 Metal 金属层 Pad 焊盘钝化层 NWELL硅栅的层次标示 * 《集成电路设计基础》 * 版图几何设计规则 NWELL层相关的设计规则 编 号 描 述 尺 寸 目的与作用 1.1 N阱最小宽度 10.0 保证光刻精度和器件尺寸 1.2 N阱最小间距 10.0 防止不同电位阱间干扰 1.3 N阱内N阱覆盖P+ 2.0 保证N阱四周的场注N区环的尺寸 1.4 N阱外N阱到N+距离 8.0 减少闩锁效应 * 《集成电路设计基础》 * 版图几何设计规则 N阱设计规则示意图 * 《集成电路设计基础》 * 版图几何设计规则 P+、N+有源区相关的设计规则列表 编 号 描 述 尺 寸 目的与作用 2.1 P+、N+有源区宽度 3.5 保证器件尺寸，减少窄沟道效应 2.2 P+、N+有源区间距 3.5 减少寄生效应 * 《集成电路设计基础》 * 版图几何设计规则 P+、N+有源区设计规则示意图 * 《集成电路设计基础》 * 版图几何设计规则 Poly相关的设计规则列表 编 号 描 述 尺 寸 目的与作用 3.1 多晶硅最小宽度 3.0 保证多晶硅线的必要电导 3.2 多晶硅间距 2.0 防止多晶硅联条 3.3 与有源区最小外间距 1.0 保证沟道区尺寸 3.4 多晶硅伸出有源区 1.5 保证栅长及源、漏区的截断 3.5 与有