第6章门电路和组合逻辑电路.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * 6.4 组合逻辑电路 （2）由逻辑函数表达式列出真值表，如表6.4.2所示。 （3）根据真值表分析电路逻辑功能 由表6.4.2可见，当输入端A、B输入值不同时，输出为1，否则为0。因此该电路实现了异或逻辑功能，这种电路称为异或门电路。逻辑式为 其对应的逻辑符号如图6.4.3所示。 A B Y 0 0 0 0 1 1 1 0 1 1 1 0 表6.4.2 例6.4.2的逻辑真值表 图6.4.3 异或门的逻辑符号 * 6.4 组合逻辑电路 6.4.2 组合逻辑电路的设计 （3）根据化简后的逻辑函数表达式，选择合适的器件类型，并画出逻辑电路图。 组合逻辑的设计是分析的逆过程，根据给定的逻辑功能要求，设计出实现这些功能的最佳电路。其基本步骤是： （1）根据设计的逻辑功能要求列出真值表； （2）通过真值表写出逻辑函数表达式，并化简和变换； * 6.4 组合逻辑电路 【例6.4.3】 设计一个三人表决的逻辑电路。每人有一电键，如果赞成就按电键，表示1；如果不赞成，不按键，表示0。表决结果用指示灯表示，如果多数赞成，则指示灯亮，Y=1；反之则不亮，Y=0。 解：（1）分析设计要求，列出真值表，如表6.4.3所示。 A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 表6.4.3 例6.4.3的真值表 * 6.4 组合逻辑电路 （2）根据真值表写出相应的逻辑式 为了获得最简单的设计结果，应该将初步得到的逻辑式进行化简，可得 * 6.4 组合逻辑电路 （3）画出逻辑电路图 可通过上述的逻辑式，用与门和或门实现题设的逻辑关系。但是在集成电路中，与非门是基本的器件，也可以使用与非门来实现题设的逻辑关系，对应的逻辑式通过两次求反并用反演律将逻辑式变换为与非式 图6.4.4 例6.4.3的解图 * 6.4 组合逻辑电路 【例6.4.4】 工厂里，有3条流水线工作，大车间有两条流水线，小车间有一条流水线。如果一条流水线工作，则只需要小车间供电；如果两条流水线工作，则只需大车间供电；如果3条流水线同时开工，则需要两个车间同时供电。试画出控制两个车间供电的逻辑图。 A B C Y G 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 表6.4.4 例6.4.4的真值表 解：（1）分析设计要求，列出真值表。 A、B、C分别代表3条流水线的工作状态，开工为1，不开工为0；Y和G分别表示大车间和小车间的供电与否，供电为1，不供电为0。列出其真值表， * 6.4 组合逻辑电路 （2）根据真值表写出相应的逻辑表达式并化简 （3）根据化简后的逻辑式画出逻辑图 * 6.4 组合逻辑电路 6.4.3 加法器 1．半加器 半加器即指不考虑低位的进位，仅考虑本位的两个二进制数相加，称为半加。 设两个一位二进制数A、B相加，S表示两个数的半加和，C为进位。 根据表可写出逻辑表达式，即 由表达式可见，半加器可以用一个异或门和一个与门实现 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 表6.4.5 半加器的真值表 * 6.4 组合逻辑电路 图6.4.6 半加器的逻辑电路和逻辑符号 * 6.4 组合逻辑电路 2．全加器 除了最低位外，其他位不仅要考虑本位加数Ai和Bi，还需要考虑来自低位的进位Ci-1，将这3个数相加，得出本位和数Si和进位数Ci，这种运算就是全加。 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 表6.4.6 全加器真值表 由表可得出逻辑关系式 * 6.4 组合逻辑电路 图6.4.7 全加器逻辑图及其逻辑符号 * 6.4 组合逻辑电路 【例6.4.5】 用4个1位全加器组成一个逻辑电路，以实现两个4位二进制数1100和1011的加法运算。 解：实现两个数的加法运算，即 从上面的加法可见，从最低位开始相加，把进位输出给高位全加器，这样逐级传递求和，这种结构称为串行进位加法器，设计的逻辑电路如图6.4.8所示。 图6.4.8 例6.4.5解图——4位串行加法器电路 * 6.4 组合逻辑电路 6.4.4 编码器 1