DC分析： 在spice执行一些制定的仿真前，首先执行DC工作点分析 .DOC

DC分析： 在spice执行一些制定的仿真前，首先执行DC工作点分析，spice通过特定数量的迭代得到DC静态工作点，否过spice会有电路不收敛的提醒，并且推出仿真程序。默认收敛限定描述如下：.options ITL1=100 如果不收敛，上式中的ITL1可以增加到大于500 更多的DC收敛参数：GMIN步长设置 、信号源步长设置、初始电容电压设置及伪瞬态设置。 .NODESET可以设置电路节点的DC电压值，spice会识别这个电压值作为电路仿真的初始电压值，可以减少对收敛的迭代次数。 如果不能通过节点设置和ITL1来得到收敛结果，可以设置ITL6=100或者其他非零值，这个设定时运用信号源步长算法，从一个开始值步进减少信号源电压直到0电平，或者减少得到一个收敛解，这时，计算步减回设置的初始设置。这个方法可以解决所有DC偏置点不收敛的问题，但是ITL6函数本身有缺陷，所以在最后万不得已才能用。（ORcad没有引入这个参数） 如果电路包含半导体器件，该器件导电区域会包含零电导率。这样仿真会出现一个“把零作除”的错误。为了消除这个错误的产生，在每个半导体器件的PN节点初用GMIN跨导与每个PN结点处并联。GMIN是一个全局参数 ，默认值100P?，GMIN的参数值越大，牛顿拉夫申算法会越快完成收敛计算。增加GMIN的参数值会减少旁路电阻值。仿真的精度在旁路电阻产生的电流小于可容忍的相对错误电流分辨率时（kielkowski 1995）不受影响，对Gmin设置的建议值为 .opthion GMIN=1n 顺态分析： 顺态不收敛将最大迭代次数设置如下; .options ITL4=10; use ITL4=1500 if transient convergence problems occur 如果当前时刻节点不收敛，那么仿真步长会缩短到原来的1/8，如此计算直到得到收敛结果或者迭代次数溢出（ITL4）， 用户设置的仿真时间步长的不同，会导致瞬态收敛困难，这点在开关电路仿真时尤其明显。仿真步长必须小于开关电平的识别时间。当对神态仿真参数惊醒设定时，需要考虑高电平变换器或器件模型的不连续性。 对步长保守的估算，步长的单位最小值要小于一个开关波形一个周期的一个数量级的时间，列入，对于一个100K的振荡器（10u）的时间步长设定应该为1u左右。Tmax值是最大时间步长，这个之可以省去或者指定为增大仿真精度（减小Tmax ）或减小仿真精度（增大Tmax）。这个设定可以让模拟器在对电路有微小变化时进行仿真计算的时间步长稍大一些。 避免一般性错误的步骤 核对电路是否连接正确，元件极性是否连接正确，所有节点对地都有其直流路径。 核对所有元件都正确赋值 核对艘有模型参数都有实际意义，尤其是自己创建或者修改的 核对两个网络连接处都有节点 核对电压和电流的发生起相应有其正确的语法和合适的数值 电容或电流源的串联等效代替需串联放置 检查是否把字母O当作数字0使用 如果行为表达式或行为元素在电路中运用，则验证电路不会出现零点分割的情况 验证独立元增益正确 DC收敛的方法： 设置ITL1=500； 使用NODESET，不适当的节点设置会导致不正确的仿真结果或者不收敛，所以在对NODESET语句设置时需要注意 运用脉冲语句产生DC电源。V1 3 0 5 DC 变为 V1 3 0 PULSE 0 5。这样允许用户对电源进行开关控制，脉冲的上升时间可以用来设置实际电源的上电时间。 设置GMIN，设置GMIN=1n或者0.1n，不推荐设置过高的数值，这个参数设置了所有半导体器件的最小导电性。 如果可以，设置RSHUNT参数，设置电路中所有节点对地的电阻值，通过这个收敛方法会在其他节点而不是被选节点得到仿真结果，所以仿真结果需要仔细检验（PSPICE中没有这一项的设置） 设置ITL6=100，信号源步进将所有直流激励递减，直到电路的DC直流偏置电确定或者电平降低到0V，然后反向迭代。（PSPICE中没有这一项的设置） 瞬态收敛的方法： 验证电路的直流分析是否收敛，确认不收敛是否有瞬态分析造成。 验证设定的时间步长的分辨率大小适当。时间步长分辨率必须小于电路进行开关波形正确仿真的时间。至少要比仿真电路最小周期小一个数量级。 对于振荡电路或者开关电路，设置METHOD=GEAR，这是对捷顺态方程式选择的一种方法，GEAR集成化可以应用到所有的开关电路。（PSPICE中没有这一项的设置 ） 使用初始条件设置UIC，设置电容电感的初始值。 设置ITL4=500 设置RELTOL=0.01，降低仿真精度，减小仿真时间。需要记住的一个一般规则是：相对误差数值减少一个数量级，仿真时间就会翻倍的增加 减少脉冲元的上升和下降沿时间，电压值的大幅度变化会导致不收敛的问