格雷码 二进制码转换.pptVIP

工程的顶层设计实体名一定要和设计文件中的实体名匹配。 注意:VHDL 对大小写不敏感，‘’和“”中的内容除外 * 格雷码变换电路 1）用组合电路设计4位格雷码/二进制码变换电路。 2）学习利用原理图输入法和VHDL语言设计简单逻辑电路的方法。 实验目的： 1）采用原理图输入方法和VHDL语言设计4位格雷码/二进制码变换电路。 2）建立仿真文件对该电路进行功能仿真。 3) 将该电路下载至实验箱验证其逻辑功能。 实验内容： 实验原理 格雷码变换电路 如何编组 如何编组 输入组名 如何设置数据类型 如何设置数据类型 如何生成模块 练习：VHDL语言描述4为二进制转换为格雷码的电路，观察输入输出波形，编译无误后下载到实验箱进行验证。 library ieee; use ieee.std_logic_1164.all; entity g_to_b is port(g1,g2,g3,g4:in std_logic; b1,b2,b3,b4:buffer std_logic); end g_to_b; architecture rhl of g_to_b is begin b4=g4; b3=b4 xor g3; b2=b3 xor g2; b1=b2 xor g1; end rhl; 程序包 库 VHDL 语言的基本结构 实体 构造体 VHDL硬件描述语