01_AVR CPU内核.docxVIP

AVRCPU内核介绍这部分讨论AVR内核的总体结构。CPU内核的主要作用是保证程序的正确执行。因此，CPU必须能够进行以下操作：访问内存、执行计算、控制外围设备、处理中断。结构概述为了最大化性能和并行处理能力，AVR使用了哈佛结构——程序和数据拥有独立的存储器和总线。程序存储器中的指令以单级流水线方式执行，执行指令的同时，从程序存储器中预取下一条指令，使得指令能在单个时钟周期内被执行。程序存储器采用在系统可重复编程的Flash存储器。快速访问寄存器组（RegisterFile）包含32个8位通用寄存器，它们具有单周期访问时间。这就实现了单周期的ALU运行。在典型的一次ALU操作中，以下工作将在一个时钟周期内完成：从寄存器组取两个操作数、执行计算、计算结果存回寄存器组。32个寄存器中的6个寄存器可构成3个16位间接寻址寄存器指针以用作数据空间的寻址，提高了地址计算的效率。其中1个地址指针也可用于Flash程序存储器中查表的地址指针。这些附加功能寄存器是16位的X、Y、Z寄存器，稍后将对它们进行描述。ALU支持寄存器之间或寄存器与常量之间的算术逻辑运算，也支持单寄存器操作。算术运算之后，状态寄存器（SREG）将发生更新以反应与计算结果有关的信息。程序流由“条件”和“非条件”跳转（jump）、调用（call）指令提供，能够直接访问整个地址空间。大多数AVR指令具有16位字格式。每一个程序存储器地址下包含一个16位或32位的指令。Flash程序存储器空间划分为两个部分：Boot程序部分、应用程序部分。这两个部分均有专用的锁定位提供“写”和“读/写”保护。用于向Flash存储器的应用程序部分进行写入的SPM指令必须驻留于Boot程序部分。中断和子程序调用期间，返回地址程序计数器（PC）存储于堆栈。堆栈实际上分配于通用数据SRAM中，因此堆栈的大小仅受限于SRAM的大小和使用。所有的用户程序必须在复位（reset）例程中初始化SP（堆栈指针）（在执行任何子程序和中断之前）。在I/O空间中，SP是可以进行读/写访问的。在AVR架构中，对SRAM的访问有5种不同的寻址模式。AVR架构中的内存空间均是线性和规则的内存映射。灵活的中断模块在I/O空间具有自己的控制寄存器。此外，在状态寄存器中还设置了全局中断使能位。所有的中断在中断向量表中具有独立的中断向量（中断处理程序入口）。中断优先级与中断向量的位置有关，中断向量的地址越低，优先级越高。I/O内存空间包含64个地址用于CPU的外围功能，比如控制寄存器、SPI、其他的I/O功能。I/O内存可直接访问，或作为紧跟寄存器组的数据空间地址（$20-$5F）访问。ALU高性能AVRALU和所有的32个通用寄存器联合工作。单时钟周期内，执行一次通用寄存器之间的算术运算或寄存器与立即数之间的算术运算。ALU的操作分为三个主要的类别：算术、逻辑、位功能。有些结构的实现中会提供乘法器，能够支持有符号、无符号及小数格式的乘法。详见“instructionset”章节。状态寄存器（SREG）关于最近执行的算术运算指令结果的信息会体现在状态寄存器中。这些信息可用于改变程序流以执行条件操作。注意，状态寄存器会在所有的ALU操作之后进行更新。在大多数情况下，这样可以免除使用专用比较指令的必要，有利于产生更快和紧凑的编码。当进入中断的时候，状态寄存器不会自动保存；当从中断返回时，状态寄存器也不会自动恢复。因此，这些工作必须由软件进行。AVR状态寄存器SREG的定义如下所示：? Bit 7 – I: Global Interrupt Enable必须置1全局中断使能位以使能中断。各自的中断使能控制由各自的控制寄存器提供。如果全局中断使能位清0，将禁用所有中断，而不管各自的中断使能设置如何。当一个中断发生后，I位由硬件清0（硬件不允许中断嵌套，即MCU响应一个中断后将禁用全局中断，不再响应其他中断直到该中断例程结束）；RETI指令将置1全局中断使能位以继续响应随后可能发生的中断。此外，可使用SEI和CLI指令进行I位的软件置1和清0。? Bit 6 – T: Bit Copy Storage助记符操作数描述操作标记耗费时钟周期BSTRr，b寄存器到T的位存储T←Rr(b)T1BLDRd，bT到寄存器的位装载Rd(b)←TNone1位复制指令BLD（BitLoad）和BST（BitStore）使用T位作为操作“位”的源和目的。使用BST指令可将寄存器组中某个寄存器的特定位复制进T中；使用BLD指令可将T中的位复制进寄存器组中某个寄存器的特定位。? Bit 5 – H: Half Carry Flag半进位标志H用于指示一些算术运算中的半进位。半进位在BCD算术运算中很有用。? Bit 4 – S: Sign Bit, S = N