《数电》48学时第05章_触发器-2010-11-03.pptVIP

第五章 触发器 5.1 概述 触发器：用于记忆1位二进制信号的基本逻辑单元电路 是时序逻辑电路的基础单元电路 一、 基本特点： 1. 有两个能自行保持的状态 2. 根据输入信号可以置成0或1 二、分类 1.按触发方式（电平，脉冲，边沿） 2.按逻辑功能（RS, JK, D, T） 3.按存储数据的原理(静态触发器，动态触发器） 5.2 SR锁存器 一、电路结构与工作原理 5.2 SR锁存器 一、电路结构与工作原理 与非门构成的SR锁存器 二、 SR锁存器动作特点 在任何时刻，输入都能直接改变输出的状态。 例： 5.3 电平触发的触发器 一、电路结构与工作原理 二、 电平触发触发器动作特点 在CLK有效的全部时间里， S和R的变化都将引起输出状态的变化。 三、电平触发的D触发器 5.4 脉冲触发的触发器 一、电路结构与工作原理 (5) 列出真值表 二、脉冲触发方式的动作特点 关于时序图的画法 (请做好笔记) 一般按以下步骤进行： ① 以时钟CP的作用沿为基准，划分时间间隔，CP作用沿来到前为现态，作用沿来到后为次态。  ② 每个时钟脉冲作用沿来到后，根据触发器的状态方程或状态表确定其次态。  ③ 异步直接置0、置1端( RD、SD )的操作不受时钟 CP 的控制，画波形时要特别注意。 作业： 5.1 5.7 5.10 5.18 5.26 5.27 集成边沿D触发器 注意：CC4013的异步输入端RD和SD为高电平有效。 CP上升沿触发 集成边沿JK触发器 ①74LS112为CP下降沿触发。 ②CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。 注意 例5.5.1 已知D和CP的波形，试画出Q的波形。设触发器初始状态为0。 练习 题目:时钟CP及输入信号D 的波形如图所示,试画 出各触发器输出端Q的波形,设各输出端Q的 初始状态为0. D Q D CP Q1 Q2 D Q D CP CP D Q1 D Q D CP Q1 Q2 D Q D CP CP D Q2 5.6 触发器的逻辑功能及其描述方法 按逻辑功能可分为 SR触发器 T和T触发器 JK触发器 D触发器 一、触发器按逻辑功能的分类 SR触发器 1. 特性表 2.特性方程 3.状态转换图 0 1 S=1 R=0 S=0 R=1 S=0 R=× S=× R=0 (约束条件) RS触发器的特性方程为 JK触发器 1. 特性表 2.特性方程 3.状态转换图 0 1 J=1 K=× J=× K=1 J=0 K=× J=× K=0 JK触发器的特性方程为 T触发器 1. 特性表 2.特性方程 3.状态转换图 0 1 T=1 T=1 T=0 T=0 当T=1时，称为T′触发器。 D触发器 1. 特性表 2.特性方程 3.状态转换图 0 1 D=1 D=0 D=0 D=1 例1：时钟CLK波形如图所示,试画出各触发器输出端Q的波形,设Q的初始状态为0. 《数字电子技术基础》第五版 * * ‘0’ Vo1输出的高低电平 随输入vI1的变化而变化 1 0 1 0 0 0① 0① 1 1 1 0① 0① 0 1 1 0 1 1 1 0 0 1 0 1 0 1 0 1 0 1 1 0 0 0 1 0 1 0 0 0 2.根据工作原理得到真值表 1.工作原理 两个或非门接成反馈， 引出输入端用来置0，1 ① 的约束条件。 所以正常工作下，应遵循 不定 ”信号同时消失后， 的“ 和 0 1 = D D D D R S Q Q S * 定义： 输入端 为置 输入端， 为置 1 0 D D S R = ￠ = ”状态 为“ 0 1 0 Q Q , ”状态 为“ 1 0 1 = ￠ = Q Q , ? í ì = ￠ + = ￠ + ￠ ￠ = ￠ + ￠ ￠ + ￠ ￠ = 0 * SR Q R S R S Q R S Q R S Q R S Q R S Q 特性方程 (含有状态变量的真值表称为锁存器的特性表或功能表)： 1① 1① 1 0 0 1 1 1 1 1 0 0 0 1 1 1 0 1 1 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 1 1① 1① 0 0 0 将逻辑关系列成真值表，因为锁存器新的状态Q*(也称为次态)不仅与输入状态 有关，而且与锁存器原来的状态Q(也称为初态)有关，所以将Q也作为一个变量 列入了真值表，并将Q称为状态变量。 将这种含有状态变量的真值表称为锁存器的特性