处理器CPU设计.pdfVIP

第5 章 处理器（CPU）设计 5.1 CPU的结构 5.1.1 CPU的功能 CPU：中央处理器 指令控制 —— 程序的顺序控制 操作控制 —— 指令的操作信号 时间控制 —— 操作信号的时序 数据加工 —— 数据处理，CPU的根本任务 中断处理 —— 相应中断（异常） 其它处理 —— 相应DMA、RESET等 5.1.2 构成CPU 的主要部件 1. CPU的基本组成  控制器：协调和处理计算机系统的操作 控制部件  运算器：数据处理 执行部件  通用寄存器组  （cache高速缓存、内部总线、总线接口、中 断系统、浮点运算器……） 2. CPU中的主要寄存器  DR 数据缓冲寄存器  IR 指令寄存器  PC 程序计数器  AR 地址寄存器  AC 累加寄存器（AX 、BX、CX、DX、…）  PSW 状态寄存器 3. CPU的数据通路 概念 数据通路是指数据在CPU各功能部件之间传送 的路径。  描述信息从什么地方出发，中间经过什么部件，最 后传送到哪个部件  实现CPU内部各功能部件间 （运算器、寄存器、控 制器等）的数据传递 基本结构  总线结构  专用数据通路 5.3 CPU执行指令的过程 5.3.1 指令时序 1、指令执行的基本过程 取指、执行 取指、取操作数、执行 取指、取操作数、执行、写结果 2、时序系统  时序系统的作用 将各种控制信号严格定时，在时间上相互配合完 成某一功能。  时序信号通常划分为几级 指令周期 机器周期（CPU周期、总线周期） 时钟周期（节拍周期） [ 时钟脉冲、节拍脉冲 ] 3、时序控制方式  同步控制 指令执行或指令中每个控制信号都由事 先确定的统一的时序信号进行统一控制。 ①定长的机器周期，定长的指令周期 ①定长的机器周期，定长的指令周期 ②定长的机器周期，变长的指令周期 ②定长的机器周期，变长的指令周期 ③变长的机器周期，变长的指令周期 ③变长的机器周期，变长的指令周期 ④折中方案 ④折中方案  异步控制 当控制器发出某一操作控制信号后，等待执行部件完 成操作后发回“ 回答”信号，再开始新的操作。  没有统一的时钟对信号进行同步  每条指令的指令周期可由多少不等的机器周期数组成  联合控制 同步控制和异步控制相结合的方式。 大部分微操作序列安排在固定的机器周期中，对某些时 间难以确定的操作则采用“应答”方式。 如：CPU访问存储器时，依靠其送来的“READY”信号作为 读／写周期的结束。 5.3.2 指令执行过程分析 1 、指令执行步骤详细分析 微操作流程 模型CPU和模型机的例子 CLA ；0→AC ADD D ；AC+ （D）→AC ，D为内存直接地址 STA D ；AC→D