透过专利看微处理器技术发展十低功.pdfVIP

透过专利看微处理器的技术发展（十） ——低功耗专利技术分析 徐文苑 武晓岛 谢学军 （工业和信息化部软件与集成电路促进中心，北京 100038） 摘要：在对几个重要 EDA 公司关于低功耗相关专利的调研基础上，本文分析了 EDA 行业的主要公司 Cadence、Synopsys、Magma 的低功耗技术，着重分析了 Cadence 的相关专利，包括申请年代与 UPC 分类，为了解 EDA 中的低功耗技术，进行产品研发提供线索和思路。 关键词：专利文献；EDA 工具；低功耗 Technology Development of Microprocessor from Patent(X) — Analysis on Low Power Patents Xu Wen-yuan, Wu Xiao-dao, Xie Xue-jun (Ministry of Industry and Information Technology Software and Integrated Circuit Promotion Center, Beijing 100038, China) Abstract: In this paper, we made an in-depth analysis about low power technology offered by EDA tools, Cadence, Synopsys, Magma are the main vendors in EDA market so we describe their power solution at first, Furthermore, we analyzed development of technology with patents from Cadence, and analyze by year, analysis by UPC. Low power design with EDA tools is a booming field, and we hope such work can provide some reference and enlightens. Keywords: Patents; EDA tools; low power; 1 引言 随着超深亚微米技术和系统芯片技术的日益成熟，便携式电子产品获得了迅猛的发展和快速的普及， 开发周期也越来越短，对开发和生产成本的制约也日趋严格，对性能要求也越来越高。便携和无线通讯消 费电子设备的功耗考虑已经成为很多产品规范的主要考虑因素。即便是有线设备以及在过去电池电力不成 问题的其它产业领域，封装、稳定性和冷却成本也使得功耗成为更小尺寸工艺中的突出问题。特别是当设 计转向 90 纳米以下工艺节点之后，功耗管理成为整个设计和制造链中的一个重要考虑。 功耗问题在集成电路设计中并不是一个新问题。从早期双极型晶体管的广泛使用到如今 CMOS 电路成 为集成电路设计的主流，功耗一直是促成集成电路变革和发展的主要原因之一，但是当工艺节点进入 90nm 后，晶体管在亚阈值区的漏电流问题日益凸现，CMOS 静态功耗骤增，功率管理开始成为一个重要的考虑因 素。当工艺节点不断减小，即进入 45nm 以后，栅极氧化层厚度越来越薄，栅极漏电流增加，漏电流现象 只会更加严重，功耗也会因此陡增。CMOS 电路的低功耗优势面临着挑战，功耗又一次成为了阻碍集成电路 持续发展的问题所在。 目前来看似乎还没有一种新的工艺可以马上解决低功耗的问题，电路结构、流水线、存储系统、总线、 并行处理、编译、操作系统以及算法和应用程序设计等方面，都需要考虑降低功耗的方法。这就迫使业界 必须从集成电路的设计初期就开始采用低功耗设计技术。但是现在产品设计的时间短，面向市场的时间 （time to market）紧迫，而这一重要因素能决定产品成败，因此最好在设计早期进行有效的功率评估， 借助有效的 EDA 工具来完成低功耗设计能保证面市时间。因此下面我们就对几家重要的 EDA 生产商的技术 及专利进行分析。 2 EDA 中的低功耗技术及专利 由于设