浅析电子系统设计实践.pptVIP

* Sy师院科技 * 第9章 电子系统设计实践 9.1 直接数字合成器（DDS）设计 正弦信号发生器，它的输出可以用下式来描述： 9-1 用基准时钟clk进行抽样，令正弦信号的相位： 9-2 在一个clk周期Tclk，相位的变化量为： 9-3 9.1 直接数字合成器（DDS）设计 为了对进行数字量化，把切割成2N份，由此每个clk周期的相位增量用量化值来表述： 且 为整数 与10-3式联立，可得： 9-4 9.1 直接数字合成器（DDS）设计 信号发生器的输出可描述为： 9-5 其中 指前一个clk周期的相位值，同样得出 9-6 9.1 直接数字合成器（DDS）设计 图9-1 基本DDS结构 【例9-1】 -- DDSC： DDS主模块 library IEEE; use IEEE.STD_LOGIC_1164.all; use IEEE.STD_LOGIC_UNSIGNED.all; use ieee.std_logic_arith.all; library lpm; -- Altera LPM use lpm.lpm_components.all; entity ddsc is -- DDS主模块 generic( freq_