基于FPGA的并行实序列FFT算法研究与实现.doc.docVIP

基于FPGA的并行实序列FFT算法研究与实现 钟 强1，刘云学1，胡宗进1，秦旭栋1，刘宝军1，王娟娟1张红1 （1烟台大学光电信息科学技术学院，山东 烟台 264005） 信道化接收机主要用于电子战中的监听和截获对方信号，本文围绕信道化接收机中的FFT算法进行研究，提出一种并行FFT算法。并根据实际情况，将复序列运算改为实序列运算。本文以MATLAB软件进行理论运算，在FPGA芯片环境下用ModelSim软件进行逻辑功能仿真，两者结果进行比较，验证算法。 并行 中图分类号：TN957.51 文献标识码：A Research and Implementation of Parallel Real Sequence FFT Algorithm Based on FPGA ZHONG Qiang 1, LIU Yun-xue 1 , HU Zong-jin 1 , QIN Xu-dong 1 , LIU Bao-jun 1 , WANG Juan-juan 1,ZHANG Hong1 (1. Institute of Science and Technology for Opto-electronic Information, Yantai University,Yantai 264005,China) Abstract:The Channelized receiver is mainly used to monitor and intercept the signal in the electronic warfare. In this paper, a parallel FFT algorithm is proposed based on the research of the FFT algorithm in the channel receiver. According to the actual situation, the complex sequence operation is changed into real sequence operation. In this paper, MATLAB software is used to carry out the theoretical calculation, in the FPGA chip environment with ModelSim software logic function simulation, the results are compared to verify the algorithm. Key word: Channelized; Parallel; FFT; FPGA; Real Sequence 1 引言 情报在战争中至关重要，在大规模杀伤性武器禁止使用的情况下，电子战和常规武器相结合的作战形式，成为了现代战争的主要作战形式。在瞬息万变的战场上，事先截获敌方情报的一方往往拥有战争的主动权。 目前信道化数字接收机广泛应用于电子对抗领域，在复杂的电磁环境下，它能对多个时间重合信号进行处理的能力较强，使世界各国都在大力研究和发展[1-2]。现场可编程逻辑门阵列(FPGA)器件由于其灵活的硬件可配置性，功能强大，现大量的被应用于搭建信道化数字接收机平台。信道化数字接收机原理是将一定宽度感兴趣的电磁频率信号带宽划分为多个相邻的单元，每一个单元相应于所要研究整个频率带宽的一小段[3]。 基于FPGA的信道化数字接收机中，快速傅里叶(FFT)模块是一个关键模块，它对实时信号进行处理，获取信号的频谱信息，相对于其他方法而言，直接测频法精度较低，不适合在硬件上大规模实现，相位推算和过零检测方法对信噪比要求比较高，而FFT频域算法信噪比要求低，适合高密度信号及雷达脉内有频率调制的情况[4]，相对于测相，它是一种比较精确的测频方法[5]。 本文主要针对信道化接收机中的FFT算法进行研究，将目前的串行运算方法改进为并行运算方法，并进一步的减少运算量。2 基4的并行FFT算法 并行傅里叶(FFT)算法，要求在一个时钟节拍下得出结果当运算点数满足(n是整数)时，采用基4的FFT运算。 序列的N点离散傅里叶变换(DFT)运算公式如(1)所示： (1) 同样逆离散傅里叶变换(IDFT)运算公式如公式(2)所示： (2) 我们对公式(1)进行推导，得出公式(3) (3) 将公式(3)表示为 (4) 其中、、和都是N/4点的离散傅里叶变换，例，当N=16时： (5) 由于我们的公式最终要用程序来实现，为了便于程序的编写，将其写成公式(6)的矩阵形式，更加容易理解和设计。 (6) 经过矩阵变换以后，我们可以更加清楚的