DS异常处理.pptVIP

The Abort Model 许多ARM 存储器存取指令将更新基址寄存器 : e.g. LDR r0,[r1,#8]! ;“!” 将更新 R1 如果异常是数据异常， 对基址寄存器的影响取决于使用的是哪种 ARM core. “Base Restored Abort Model” StrongARM, ARM9 and ARM10 系列支持 基址寄存器由ARM core 自动恢复. “Base Updated Abort Model” ARM7TDMI 系列支持 在异常指令重新执行之前基址寄存器必须由处理程序进行恢复 两种模式的例子程序包含在 ADS examples 目录下。 Quiz 1) 预取和数据异常之间的差别是什么？ 2) 什么会导致未定义指令异常发生？ 3) 为什么异常只能在arm状态下返回? 4) 如何禁止中断？ 5) 为什么在异常处理程序中,你可能想切换到Thumb状态？ 更多信息 更多信息清参考: ADS Developer Guide Section 6 : Handling Processor Exceptions Section 4 : Interworking ARM and Thumb ADS Tools Guide Section 3 : ARM Compiler Reference Application Note 30, “Software Prioritization of Interrupts” Reference Peripheral Specification (ARM DDI 0062) Jump to last slide 异常返回地址 ARM 状态: 在异常产生的时候内核设置 LR_mode = PC - 4. 处理程序需要调整 LR_mode (取决于是哪一个异常发生了)，以便返回到正确的地址 Thumb 状态: 处理器根据发生的异常自动修改存在 LR_mode 中的地址 不论异常产生时的状态如何，处理器确保处理程序的ARM 返回指令能返回到正确的地址(和正确的状态) 从SWIs和未定义指令返回 异常是由指令本身引起的，因此内核在计算 LR 时的 PC 值并没有被更新. ARM Thumb SWI pc-8 pc-4 ；Exception taken here xxx ? pc-4 pc-2 ；lr = next instruction yyy pc pc 因此返回指令为: MOVS pc,lr Note : ? 表示异常返回后将执行的那条指令 从FIQs和IRQs返回 异常在当前指令执行完成后才被响应.因此内核在计算 LR 时的 PC 值已被更新. ARM Thumb www pc - 12 pc - 6 Interrupt occurred during execution xxx ? pc - 8 pc - 4 yyy pc - 4 pc - 2 ARM lr = next instruction zzz pc pc Thumb lr = two instructions ahead 因此返回指令为: SUBS pc,lr,#4 Note : ?表示异常返回后将执行的那条指令 从预取异常返回 当指令到达执行阶段时异常才产生，因此内核在计算 LR 时的 PC 值已被更新. 需要重新执行导致异常的指令 ARM Thumb www ? pc - 8 pc - 4 Prefetch Abort occurred here xxx pc - 4 pc - 2 ARM lr = next instruction yyy pc pc