数字逻辑电路课程课件（姜萍）第7章 可编程逻辑器件.pptVIP

CPLD和FPGA的主要区别： FPGA和CPLD的选用 1、器件的资源 三家主流公司产品： Altera、Xilinx：数千门 ~ 数百万门 Lattice：数万门以下 资源占用以仿真系统给出的报告为准， 并应留有适当的余量（20%）。 2、芯片速度 芯片速度越高，其对微小毛刺信号的反 映越灵敏，系统工作的稳定性越差。 芯片的速度等级与其价格的关系。 3、器件功耗 CPLD：5 V、3.3 V FPGA：5 V、3.3 V、2.5 V、 1.8 V、1.5 V 4、FPGA/CPLD的选择 CPLD选用： （1）逻辑密集型； （2）中小规模（1000 ~ 50000）； （3）免费软件支持； （4）编程数据不丢失，电路简单； （5）ISP特性，编程加密； （6）布线延迟固定，时序特性稳定； FPGA选用： （1）数据密集型； （2） 大规模设计（5000 ~ 数百万门）； （3） SOC设计； （4）ASIC的设计仿真； （5）布线灵活，但时序特性不稳定； （6）需用专用的 ROM 进行数据配置。 5、FPGA/CPLD封装 常见封装：PLCC、PQFQ、TQFP、RQFP、 VQFP、MQFP、PGA、BGA等。 引脚数：28 ~ 1517 可擦除的可编程逻辑器件 （Erasable Programmable Logic Array，简称EPLD） 复杂的可编程逻辑器件 （Complex Programmable Logic Array，简称CPLD） 现场可编程门阵列 （Field Programmable Gate Array，简称FPGA） （2）高密度PLD 每个芯片集成的逻辑门数达数千门，甚至上万门， 具有在系统可编程或现场可编程特性，可用于实现 较大规模的逻辑电路 2. PLD的基本结构 （1）“与－或”阵列结构（乘积项结构 ） 输 入 输 出 输 入 电 路 与 阵 列 或 阵 列 输 出 电 路 PLD与或阵列结构框图 互补 输入项 与项 或项 反馈项 根据与、或阵列的可编程性，PLD分为三种基本结构。 1）与阵列固定，或阵列可编程型结构 PROM属于这种结构。 2）与、或阵列均可编程型结构 PLA(Programmable Logic Array)属于这种结构。 特点：与阵列规模大，速度较低。 特点：速度快，设计逻辑函数可采用最简结构，芯片内部资源利用率高。但编程难度大，缺乏质高价廉的开发工具。 3）或阵列固定，与阵列可编程型结构 PAL(Programmable Array Logic)属于这种结构。 特点：速度快，费用低，易于编程。 当前许多PLD器件都采用这种结构。 （2）查找表（Look-Up-Table,LUT）结构 用存储逻辑的存储单元来实现逻辑运算。 FPGA是属于此类器件。 7.3.2 可编程阵列逻辑(PAL) PAL的基本结构 1 1 1 ≥1 ≥1 A0 A1 A2 F1 F0 PAL的结构代码 组合型 寄存器型 类型 代码 H L P C XP S R X RP RS V 含 义 高有效输出 低有效输出 可编程输出极性 互补输出 异或门、可编程输出极性 积项共享 寄存器型输出 带异或门寄存器型输出 带可编程极性寄存器型 带积项共享寄存器型 通用型 实 例 PAL10H8 PAL10L8 PAL16P8 PAL16C1 AmPAL22XP10 PAL20S10 PAL16R8 PAL16X4 PAL16RP8 PAL20RS10 AmPAL22V10 ≥1 EN 1 1 1D CLK EN ≥1 EN 1 1 1D 1 1 1 IN1 IN8 OUT1 OUT8 … … … PAL16R8 0 63 0 31 请用PAL16L8实现2×2乘法器（输入A1A0和B1B0分别为两位二进制数，输出为结果F3F2F1F0）。 逻辑方程为： F3=A1+A0+B1+B0 F2=A1+B1+A0B0 F2=A0+B0 F1=A1A0+B1B0+A1B1+A0B0+A1A