第四章 触发器与时序逻辑电路.pptVIP

第4章 触发器和时序逻辑电路;2.触发器的特点： （1） 它有两个稳定的状态：0状态和1状态； （2） 在不同的输入情况下，它可以被置成0状态 或1状态； （3） 当输入信号消失后，所置成的状态能够保持不变（有记忆）。;3. 触发器分类：; 基本RS触发器，又称RS锁存器，是各种触发器电路中结构形式最简单的一种，也是各种复杂电路结构触发器的基本组成部分。; 在触发器中，通常用Q的状态表示触发器的状态，即:;输入RD=1, SD=1时;输入RD=1, SD=1时;;②若原状态：;输入RD=1, SD=0时;输入RD=1, SD=0时;输入RD=0, SD=0时;基本RS触发器小结;注： ⑴ 称触发器的新状态或次态为Qn+1； ⑵ 称触发器的原状态或初态为Qn 。;波形图; 在数字信号系统中，为协调各部分的动作，常常要求某些触发器于同一时刻动作。为此，必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。通常把这个同步信号叫做时钟脉冲，或称为时钟信号，简称时钟，用cp表示。这种受时钟信号控制的触发器称为时钟触发器。同步RS触发器是其中的一种。;由G1、G2组成基本RS触发器,由G3、G4组成输入控制(导引)电路。;二、工作原理;真值表;四、功能描述方法;Qn ? Qn+1 R S 0 0 ? 0 0 1 0 1 1 0 1 0 1 1 0 ? ;4.状态转换图;使输出全为1;（1）为了适应单端输入信号的场合,有时把同步RS触发器作成S=D、R=D的形式，称为D锁存器。Qn+1 =D。如74LS75为4D锁存器。;功能表;说明(续);主要特点;一、主从RS触发器 1.电路结构：由两个相同的同步RS触发器组成，cp相位相反。; 7、8门打开，可以翻转，由R、S决定。 如 R=0，S=1→ Q=1；; 7、8门被封锁，隔断主触发器与 R、S的联系。使Q=1维持不变；;;功能更完善，且R=S=1时，触发器状态也确定的一种触发器。;2、工作原理;3、功能描述 （1）特性表和特性方程;J=0 K=×; cp J K Q主 Q＝Q从;故当cp为 时，Q翻成Q＝Q’＝1的错误状态。;说明;说明（续）:;5、动作特点;4.2.4 边沿触发器;一、维持阻塞D触发器;设原态Q=0，并设D=1;② G3=G4=1反馈到 G5，G6的输入， G5＝1、G6＝0;1;1;其它情况（D＝0）时的翻转以及异步清0、异步置1的工作原理，请大家自己分析。;边沿D触发器功能表;3、功能描述;(4)时序图; 形式上也是一种主从结构，但具有不同的动作特点。; 1; 1; 1; 边沿触发：输出状态转换发生在cp上升沿，称上升沿触发的边沿触发器。;4.3 触发器逻辑功能间的转换;JK触发器→T触发器;T触发器特性方程：;状态图;JK触发器→T＇触发器;T ＇触发器特性方程：;状态图;D触发器→T触发器;D触发器→T＇触发器;触发器小结：;数字逻辑电路;时序电路一般结构;二、时序电路逻辑功能的表示方法;2.时序电路的状态表;4. 状态图：;三、时序电路的分类;4.4 时序逻辑电路的分析方法;电路图;例1;2;3;4;5;例2;2;3;4;例4-1 同步五进制计数器（P98) 例4-2 同步二进制可逆计数器（P100）;例;2;3;4;触发器数目一般等于编码位数n。;设计要求;例1;4;状态方程;比较，得驱动方程：;检查电路能否自启动; 设计一个串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如： 输入X 101100111011110 输入Y 000000001000110;原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余的???态都去掉，从而得到最简的状态图。;4;比较，得驱动方程：;例;次态卡诺图;佯娘较谨撅佰蚂晤精哪枫叶扩抉晦力拙其乃茹倒摇普摩梨鸭肋铂坠婪迪摄第四章 触发器与时序逻辑电路第四章 触发器与时序逻辑电路;电路图;本节小结：