数字系统同步时序设计.doc

下载文档 降价啦

5
0
约2.31千字
约 12页
2017-08-21 发布于天津
举报
版权申诉
保障服务

数字系统同步时序设计.doc

1、本文档共12页，其中可免费阅读4页，需付费100金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。

数字系统同步时序设计一个总公式现代数字系统设计控制模块若干受控制的模块受控部件是我们通常所熟悉的各种功能电路而控制功能可以通过状态机来实现时钟信号找出电路中组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入与电路原来的状态无关时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号而且还取决于电路原来的状态或者说还与以前的输入有关真实数字系统通常是时序的即系统由一个时钟控制而且大多数时序系统是同步的一般时序系统框图如下图所示系统的输出由输入值和现态决定状态数据信息

数字系统同步时序设计 1.一个总公式现代数字系统设计=控制模块 + 若干受控制的模块受控部件是我们通常所熟悉的各种功能电路，而控制功能可以通过状态机来实现。 2. 时钟信号 CLK ？找出电路中CLK 组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。真实数字系统通常是时序的，即系统由一个时钟控制，而且大多数时序系统是同步的。一般时序系统框图如下图所示，系统的输出由输入值和现态决定。状态数据信息每周期后均利用寄存器