原创力文档- 1、本文档共7页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
项目6触发器
项目 6 触发器
一． 任务 1：边沿D 触发器
1．任务分析
触发器：(Flip-Flop)能存储一位二进制信号的基本单元。用 FF 表示。
触发器是构成时序逻辑电路的基本逻辑部件。
特点：1.有两个稳定状态，用 0 和 1 表示；
2.输入信号可改变其状态，且输入信号撤消后，其改变后的状态可保留下来。
分类：
按电路结构分：基本 RSFF 、同步FF 、主从FF 、边沿FF(包括维持－阻塞 FF 、CMOS
边沿 FF 等) 。其中，基本RSFF 无时钟信号，其他均有时钟信号。
按逻辑功能分：RS 触发器、D 触发器、JK 触发器、T 和 T ´触发器。
以边沿D 触发器为例：
边沿触发器的次态只取决于时钟信号上升沿（或下降沿）到达时刻的输入信号的状态。
表 6.1 边沿 D 触发器特性表
n+1
CP D Q 功能
↓或0 或1 × Qn 保持
↑ 0 0 置0
↑ 1 1 置1
边沿 D 触发器的特性方程：Qn+1 D （上升沿有效）
图6.1 边沿D 触发器状态图
2 ．任务实施
2．1 完成边沿 D 触发器的文本编辑;
2 ．1．1 符号图
图6.2 边沿D 触发器符号
2 ．1．2 源程序
library ieee;
use ieee.std_logic_1164.all;
entity d_ff is
port(cp:in std_logic;
d:in std_logic;
q:buffer std_logic);
end d_ff;
architecture one of d_ff is
begin
process(cp,d)
begin
if cpevent and cp=1 then
q=d;
end if;
end process;
end one;
2 ．2 仿真测试；
图6.3 边沿D 触发器波形图
2 ．3 在开发系统上进行硬件测试。
2 ．3 ．1 硬件要求：
主芯片 MAX3000A/EPM3064ALC44-4 ；1 个开关；自动连续脉冲；1 个 LED 。
2 ．3 ．2 原理图：
图6.4 边沿D 触发器原理图
2 ．3 ．3 接线图：
图6.5 边沿D 触发器接线图
二．任务 2 ：边沿JK 触发器
1 ．任务分析
表 6.2 边沿JK 触发器特性表
文档评论（0）