一种智能变电站合并单元关键环节的实现方法 A Realization Solution of Key Links for Merging Unit in Smart Substation.pdfVIP

第37卷第11期 电力系统自动化 V01．37No．11 2013年6月10日 AutomationofElectricPower Systems June10，2013 DOI：10．7500／AEPS201210246 一种智能变电站合并单元关键环节的实现方法 李英明，郑拓夫，周水斌，闫志辉，赵应兵，陈玉峰 (许继电气技术中心，河南省许昌市461000) 摘要：针对智能变电站中对合并单元时间性能指标上较高的技术要求，文中通过对由插值算法进 行同步的合并单元实现原理的具体分析，充分利用PowerPC的计算能力和现场可编程门阵列 (FPGA)的并行处理能力，将整个系统分成多个模块，并通过模块间的相互配合，提出一种具体的 合并单元关键环节的设计方案。在该方案中，通过对连续有效秒脉冲间隔的统计和记录，来实现高 精度的守时模块，并利用灵活设置的定时器中断周期，来对合并单元的重采样时刻进行动态调整， 使之与外部对时信号同步。同时通过对输出延时的分解及FPGA的缓存功能，精确实现了SV9—2 报文的等间隔输出。 关键词：智能变电站；合并单元；插值算法；同步；守时；输出延时 0 引言 针对以上情况，本文采用现场可编程门阵列 近年来，随着智能变电站建设的不断推进，作为 体的实现方案。 过程层的关键产品，合并单元的应用越来越多，对它 的研究也越来越深人。合并单元的定义最初在IEC 1 合并单元原理 60044—7／8中提出：它是一种用以对来自电子互感 在目前的智能变电站中，若采集器间没有同步， 器二次转换器(也称采集器)的电流和／或电压数据 则即使其采样频率保持一致，也不能保证其采样时 进行时间相关组合的物理单元[1。2]。它通常接人一 刻上的一致性。而且由于硬件延时的原因，即使是 个间隔的电压、电流互感器数据，经过一定的处理， 同一采集器，其不同通道间也存在一定的非同步性。 按指定的帧格式输出到过程层网络或间隔层智能设 因此，合并单元的主要作用就表现为：将来自不同采 备。在随后公布的IEC61850—9—1／2中[343，又对合 集器不同通道的数据进行时间相关的组合，使之在 并单元的通信方式作了进一步的规定。在目前新投 发出的一帧报文中，不同通道的数据表现为同一时 入的智能变电站中，各厂家的合并单元多遵循IEC 刻的采样值。对此，一般有2种方法：一是由合并单 61850—9—2的标准[5。7]。该设备的研制，主要涉及以 元给采集器提供同步脉冲，从而使采集器间保持同 下几个关键环节：与主时钟的同步；各通道数据的同 步；二是采集器间无需同步，而由合并单元采用插值 步；同步后数据的发送。 法对数据进行重采样，从而使其达到同步。由于前 在国家电网公司最新公布的相关标准中[8-93，对 一种方法将增加采集器的复杂性，因此，目前多采用 以上各环节均提出了明确的要求：其中，在环节1