槽栅型肖特基势垒静电感应晶体管 V-Groove Recessed-Gate Schottky Barrier Static Induction Transistor.pdfVIP

下载本文档

12
0
约9.89千字
约 3页
2017-08-03 发布于上海
举报
版权申诉

槽栅型肖特基势垒静电感应晶体管 V-Groove Recessed-Gate Schottky Barrier Static Induction Transistor.pdf

1、本文档共3页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

器件制造与应闭 ofD州i∞ M哪lf硇删ng趾dApplic砒ion 槽栅型肖特基势垒静电感应晶体管杨涛1，刘肃1，李思渊1，王永顺2，李海蓉1 (1．兰州大学物理科学与技术学院微电子学研究所，兰州730000；2．兰州交通大学电子与信息工程学院电子科学与技术系，兰州730070) 摘要：传统的静电感应晶体管多采用扩硼的方法制备栅极区，这种工艺热预算较高，使得工艺复杂程度和生产成本较高，基于此提出并设计了一种新型的槽栅型肖特基势垒静电感应晶体管。使用v形槽工艺，用溅射铝的方法代替扩硼工艺制备静电感应晶体管的栅极区，简化了工艺流程，使器件在调试过程中具有很大灵活性。使用PEcVD(等离子体增强化学气相淀积)工艺，解决了槽栅结构静电感应晶体管的栅极区与源极区容易短路的问题。给出了详细的工艺流程。关键词：静电感应晶体管；V形槽；等离子体增强化学气相淀积；肖特基势垒中图分类号：‘rN386。3文献标识码：A Static Tra璐istor V-GrooVeRecessed-GateBarrierInduction Schottky “u Li Ta01， Sul， Yang “Siyuanl，WangYongshun2，Haimn91 (1．慨ti舭矿^疵roe如c∞n妇，＆舶oz矿珊筘．如n∞口趔死如．，儿船抽u‰洳M妙， k，渤伽730000，吼讹；2．Sc危ooZ o，Ek咖n如口耐，咖丌M砌nE蟛ne硎昭，如剃mH五∞幻昭№i册s渺，如砌oM730070，饥i加) AbstH吣t：The ofconventional induetion is B SIT(statict啪sistor) gatere百on usuallyprepa他dby diffusionin Si，the is and incost，soanew baⅡier n—type high recessed-gateSchottky prepamtioncomplex SlTwas wasf如ricated andAl caIl the proposed．ThegateIegion byV-groove sputtering，whichsimplify in PEcVDtheshortcircuit between andmakedevicesnexiblethe process， adjustmentpmcess．By problem thesource andthe in SITcanbeavoid．Themain for were region gatere百on recessed-gate