新一代并行处理芯片阵列—picoArray.pdfVIP

新一代并行处理芯片阵列—picoArray 张建刚 北京邮电大学电信工程学院，北京 (100876) E-mail：zhangjgbupt@126.com 摘 要：本文主要介绍利用新一代并行多处理器芯片picoArray 开发DSP 系统的流程及其开 发工具,首先分析picoArray 体系结构及其优势，接着详细介绍picoChip 中资源情况以及开发 流程，最后结合viterbi 译码器的实现来具体说明。 关键词：picoArray ，AE ，并行处理，静态编译，viterbi 1. 引言 picoArray 是一种多核数字信号处理芯片（DSP ），它引入了一种全新的芯片体系结构， 是由大量相互独立小芯片组成的一种大规模并行的、多重指令多重数据 (MIMD) 架构，该 架构是由获得专利的 picoBus 内连技术连接在一起的多种类型的处理单元构成的[1] 。 picoArray 解决方案将已获得专利的多处理器阵列芯片与强大成熟的软件开发工具套件和参 考设计进行了完美结合，极大降低了无线通讯设备的成本和功耗，加速了上市时间，并且实 现了“软件无线电”这一战略目标。picoArray 的最大创新在于其互连结构以及与工具链进行 集成的方式，路由编程是在设计时进行的，因此所有资源均是静态分配的且具有确定性。各 个处理器均可互相链接（即不仅仅是最近邻的），它可支持复杂的架构（扇入、扇出、交换 等）。该结构具有极高的带宽 (Tbps) ，并且支持 TDM 接入机制，因此多个信号可共享一 个分段，从而实现极为高效的应用，这均是通过工具支持的，编程人员仅将精力集中到设计 任务上，无需考虑互连和布局问题，因为这些工作均由编译器自动完成。 2. picoArray体系结构及其AE 内部结构 图1 是picoArray 总体体系结构图 图1 picoArray 体系结构图[1] 图中P （Processor ）代表各个小的处理器，一般称为阵列单元AE （Array Element ）， 这些处理器以阵列形式排列，通过总线（picoBus ）相互连接起来，每一个AE 与两条总线 相连，总线之间通过交换矩阵来协调，这样任何AE 之间都可以很方便的通信，图中不同颜 色的线条代表了不同的信号线，实际中每一个picoArray 所包含的AE 多达322 （PC102 ）个， 这些AE 可以并行处理，互不干扰，独立的完成自己的任务。IPI 为picoChip 之间的接口， 不同的picoChip 可以通过IPI 接口级联起来（如图2 ）以完成更为复杂的系统功能。 -1- 图2 picoChip 芯片级联[1] 每一个AE 内部体系结构（如图3 所示）包括处理器（Processor ）、指令存储区（Instruction Memory ）、数据存储区（Data Memory ）以及端口（port ），内部模块之间通过高速总线连 接起来，高层信号经过配置端口（Config ）对AE 进行必要的配置，处理器从数据区存取数 据，从代码区取回操作指令，端口（port ）是外部数据源的入口。这种分布式体系结构具有 以下特点： 每个AE 都有自己专有的指令和数据存储器，其大小与AE 类型相关 处理器包含多个执行单元（EU ），每个长指令字（LIW ）中可包含多达3 个EU 的操作 指令，在一个时钟周期内可并行执行三条指令，实现AE 内部EU 之间的并行处理； 配置总线允许外部主处理器对每个AE 进行单独编程，如加载内存和设置端口； AE 通过端口连接到picoBus ，以实现相互之间的通信，每个AE 的端口数与AE 类型相 关，每个端口可以看作是一个单向输入或输出信道，连接一个信源 AE