CMOS电路结构中的闩锁效应及其防止措施研究 Research on Latch-up Effect in CMOS and the Prevention.pdfVIP

下载本文档

23
0
约1.12万字
约 4页
2017-08-12 发布于上海
举报
版权申诉

CMOS电路结构中的闩锁效应及其防止措施研究 Research on Latch-up Effect in CMOS and the Prevention.pdf

1、本文档共4页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

CMOS电路结构中的闩锁效应及其防止措施研究 Research on Latch-up Effect in CMOS and the Prevention

电子工艺技术第29卷第3期 142 Process ElectronicsTechnology 2008年5月 CMOS电路结构中的闩锁效应及其防止措施研究龙恩，陈祝 (成都信息工程学院，四川成都610225) 摘要：CMOSScaling理论下器件特征尺寸越来越小，这使得CMOS电路结构中的闩锁效应日益突出。闩锁是CMOS电路结构所固有的寄生效应，这种寄生的双极晶体管一旦被外界条件触发，会在电源与地之间形成大电流通路，导致器件失效。首先分析了CMOS电路结构中效应的产生机理及其触发方式，得到了避免闩锁效应的条件。然后通过对这些条件进行分析，从版图、工艺等方面考虑如何抑制闩锁效应。最后介绍了几种抑制问锁效应关键技术方案。关键词：问锁效应；CMOS电路；版图；工艺中图分类号：TN4 文献标识码：A Researchon EffectinCMOSandthePrevention Latch·—up LONG Zhu En，CHEN ofInformation 61 (ChengduUniversity Technology，Chengdu0225，China) short channelbecomemoreandmore underCMOS thatlateh Abstract：Devicelength Scaling，such effectinCMOS isstandout isa effectinCMOScircuits． —up structur．e increasingly．Latch—upparasitic Oncethe BJTis willbe currentfrom to makesthe in— parasitictriggered，therehigh UDDGND，which chip of in mechanismand mode effectCMOSstructureare trigger validation．Firstly，the latch—up analyzed， asa conditionsforthe of isobtained．Thenthese are result，the producelatch—up conditions analyzed， and meanswhichcomefrom or areconsideredto many layoutprocess preventlatch—up。Finally，thekey ofthe are