四章存储器.pptVIP

5.1 存储器概述 作用: 存储程序和被处理的数据以及运算的结果。 1、主存、辅存、高速缓存 按存储器在微机中的不同地位，可以分为： 主存：或称内存，它用来存放当前正在使用的或经常要使用的程序和数据，CPU可以直接对其进行访问。程序只有被放入内存，才能被CPU执行。 辅存：或称外存，它用来永久存放各种信息。 高速缓冲存储器：介于CPU与主存之间的容量更小、而速度更快的存储器。 5.1 存储器概述 主存先将某一小数据块移入Cache中，当CPU对主存某地址进行访问时，先通过地址映像变换机制判断该地址所在的数据块是否已经在Cache中，若在则访问Cache，称为“命中”，若不在则CPU直接访问主存，并同时将主存中包含该地址的数据块调入Cache中，以备CPU的进一步访问。 按存储介质（纪录0、1信息的物质）分类 按存取方式分类： RAM随机存储器包含两重含义: 1. 对存储器的访问是随机的，即能以任意的顺序访问一存储单元。 2. 存储器可读可写。 RAM主要用于主存储器和高速缓冲存储器。 ROM只读存贮器 CPU正常操作时，只能读取ROM中的内容，但对它的访问也是随机的。 一般在ROM中存放固定的程序和数据，如计算机系统的引导程序、监控程序、基本输入输出（BIOS）程序等，使计算机能够开机运行。 计算机系统在加电以后，马上就运行ROM中的引导程序，将复杂的系统程序从辅存中引入主存。 5.2 存储器芯片 5.2.2 主存储器的操作过程 CPU访问存储器时，通常都通过地址寄存器MAR和存储器缓冲寄存器MBR进行。 当CPU需要从某一存储单元中读取数据时，首先将该单元地址送入MAR，并向存储器发读控制信号。存储器此时开始进行读操作，将MAR经过地址译码器选中的存储单元中的内容经读写驱动器送入MBR，CPU通过数据总线将数据读入。 当CPU要向某单元中写入信息时，首先将该单元的地址送入MAR，要写入的数据送入MBR。然后通过控制信号线发出写信号，将MBR的内容写入由MAR经地址译码器选中的存储单元。 5.2.3 主存储器的主要参数指标 5.2.4 主存储器与CPU总线相关的信号线 5.2.5 主存储器芯片的外特性 5.2.6 外存储器知识 操作系统读取文件和删除文件的过程： 如果你想读取文件，操作系统通过目录找到文件名和包含文件数据的首簇编号。FAT表给出了哪些簇包含了该文件的数据。操作系统将磁头移动到文件首簇的位置，读出数据。 当你删除一个文件的时候，操作系统改变FAT表中相应簇的状态。例如，如果文件存储在簇3、4、5和7中，当你删除它的时候，操作系统把这四个簇的状态改变成“0”。这些簇的数据并没有在物理上清除。 我们在删除了一个文件后仍然能够通过操作系统的恢复工具将文件恢复。只有在你没有写入新的数据时才可以恢复。一旦发现误删除文件，就要立刻恢复。 5.2.6 外存储器知识 碎片和碎片整理 当使用随机存取存储器时，文件变成片断。每个文件存放在不连续的簇中。 当驱动器定位含有文件数据的簇比较困难的时候，驱动器的性能也就变得很差。 要获得驱动器的最佳性能，可以使用磁盘碎片整理程序来重新组织文件，使它们连续存放。 如下图所示。 5.3 存储器应用 5.3 存储器应用 5.3 存储器应用 5.3 存储器应用 5.3 存储器应用 5.3 存储器应用 5.3 存储器应用 * * 第五章 存储器 §5.1 存储器概述 §5.2 存储器芯片 §5.3 存储器的应用 2、多级存储结构 多级存储结构的形成: CPU不断的访问存储器，存储器的存取速度将直接影响计算机的工作效率。 在某一段时间内，CPU只运行存储器中部分程序和访问部分数据，其中大部分是暂时不用的。 增加高速缓冲存储器（Cache）目的：提高CPU运行速度，提高运行效率。 位置：CPU与主存之间 CPU 辅 存 Cache 主 存 CPU 辅 存 主 存 5.1 存储器概述 主存地址 地址映象变换 Cache 主存 CPU 译码 命中 未命中 3、计量单位 位：一个cell，记做bit 字节：8bit，记做Byte，简写B 1KB=1024B 1MB=1024KB 1GB=1024MB 1TB=1024GB 1PB=1024TB …… 00001H 00000H FFFFFH …… …… 4、存储器地址空间 8086地址总线有20位，可以寻址220 = 1M字节的存储器地址空间 ，按照00000H~FFFFFH来编址。 ■编址的单位为字节 5.1 存储器概