06第六章 内存组成〉蘑原理与接口.ppt

第6章 内存组成、原理与接口;本章主要内容;6.1 概 述;6.1 概 述;6.1.1微型机的存储系统;微型机的存储系统;存储器的层次结构;分类——内存、外存;半导体存储器 ;半导体存储器的分类;随机存取存储器（RAM）;只读存储器（ROM）;新型M;存储器的主要技术指标;6.2 半导体存储器的系统结构及其典型芯片;1.存储器的系统组成 片选与读/写控制电路：实现芯片的选择。 I/O电路：控制信息的读出与写入，包含对I/O信号的驱动及放大处理功能。 集电极开路或三态输出缓冲器：为扩充容量，将多片RAM芯片的数据线并联使用或与双向的数据线相连，需使用集电极开路或三态输出缓冲器。 其它外围电路：对不同类型的存储器，需特殊的外围电路，如动态RAM中的预充电及刷新操作控制电路等。 ;2.译码分类;单译码;双译码;3.芯片容量;6.3 随机存储器RAM;静态RAM芯片举例 常用的SRAM芯片有HM6116、 6264、 62256、 628128。 重点介绍6116芯片。 ;SRAM芯片HM6116 容量为2 K×8 bit，2048个存储单元，11根地址线，7根行地址线，4根列地址线，每条列线控制8位，128×128个存储阵列。控制线有三条，片选CS*、输出允许OE*和读写控制WE*。;SRAM芯片HM6116工作模式;动态RAM(DRAM);DRAM 的主要特点;典型DRAM芯片（INTEL 4164） 容量为64 K×1 bit，即片内有65 536个存储单元，每个单元只有1位数据。 地址线分为行地址线和列地址线，分时工作（对外部只需引出8条地址线） 。 芯片内部有地址锁存器，利用多路开关，由地址选通信号区分行、列地址。 由行地址选通信号RAS*(Row Address Strobe)，把先送来的8位地址送至行地址锁存器 由列地址选通信号CAS*(Column Address Strobe)把后送来的8位地址送至列地址锁存器。;DRAM芯片4164内部功能框图 　;DRAM芯片4164工作原理 分时存储 存储体由4个128×128的存储矩阵组成，行地址RA6～RA0在每个存储矩阵中选中一行。列地址CA6～CA0，在每个存储矩阵中选中一列，然后经过4选1的I/O门控电路(由RA7、CA7控制)选中一个单元，对该单元进行读写。 读写操作分离 由WE*信号控制读写。当WE*为高时，实现读出。WE*当为低电平时，实现写入。 无片选信号 用行选RAS、列选CAS信号作为片选信号。;6.4 只读存储器ROM;闪存(FLASH MEMORY) 概述 闪存也称快擦写存储器，简称Flash。 ROM+RAM：从基本工作原理上看，闪存属于ROM型存储器，但由于它又可以随时改写其中的信息，所以从功能上看，它又相当于随机存储器RAM。 ;闪存的主要特点 可按字节、区块或页面快速进行擦除、编程。 片内有命令寄存器和状态寄存器，因而具有内部编程控制逻辑。 采用命令方式进行不同工作方式，如整片擦除、按页擦除、整片编程、分页编程、字节编程、进入备用方式、读识别码等。 可进行在线擦除与编程。 某些产品可自行产生编程电压(VPP)，只用VCC供电，在正常工作状态下即可实现编程操作。 很高的信息存储密度。;典型的EPROM芯片 常见芯片：2716（2K*8）、2732A（4K*8）、2764（8K*8） 27128（16K*8）、27256（32K*8）、 27512（64K*8） Intel 2732A 容量为4K?8位 引脚功能： 地址线：12条，A11~A0 数据线：8条，Q7~Q0 控制线：2条，CE*（片选）OE*输出允许（复用，编程高压输入Vpp） 电气引脚：3条，Vcc（+5V），GND（地），Vpp（+21V）。;6种工作方式（P134 表7.2） （1）读方式： 当地址有效后，CE*和OE*同时有效，输出内容 （2）输出禁止方式： CE*有效，OE加高电平，禁止输出，数据线高阻。 （3）待用方式： CE*无效时，保持状态，输出高阻，OE*不起作用，自动进入低功耗状态 ; （4）编程方式： OE*/Vpp引脚加21V高压时，进入编程方式。编程地址送地址引脚，数据引脚输入8位编程数据，地址和数据稳定后，CE*端加1个低有效的50ms~55ms编程脉冲，写入1个单元。 （5）编程禁止方式： OE*/Vpp加21V高压，CE*加高电平，禁止编程，输出高阻。 （6）Intel标识符方式： A9引脚加高压（11.5-12.5V），CE*、OE*有效时，从数据线上读出制造厂和器件类型的编码。 ;6.5 存储器接口技术;6.5.2 存储器接口中的片选控制;74LS138