3CPU-1的.ppt

第三章 CPU子系统;第一节 概 述;1. 寄存器组;独立结构;（2）暂存器;（3）指令寄存器IR;（4）程序计数器PC;（5）程序状态字寄存器PSW;（6）地址寄存器MAR;（7）数据缓冲寄存器MBR;2. 微命令产生部件;3. 时序系统;1. 带多路选择器的运算器;2. 带输入锁存器的运算器;3. 位片式运算器;加法单元 i;2. 全加器逻辑 （1）逻辑一; （2）逻辑二;3.1.4 并行加法器与进位链逻辑 1.并行加法器 （1）特点：各位同时相加。 例. 8位数相加;2. 并行加法器的进位链改进 （1）进位链的基本逻辑关系;（2）串行进位 特点：进位信号逐位形成。 设n位加法器 1）逻辑式;（3）并行进位 特点：各位进位信号同时形成。 设n位加法器 1）逻辑式; 2）结构举例;（4）组内并行、组间并行 设16位加法器，4位一组，分为4组：; 1）第1组进位逻辑式 组内： C1 = G1 + P1C0 C2 = G2 + P2G1 + P2P1C0 C3 = G3 + P3G2 + P3P2G1 + P3P2P1C0 组间： C4 = G4 + P4G3 + P4P3G2 + P4P3P2G1 + P4P3P2P1C0; 2）第2组进位逻辑式 组内： C5 = G5 + P5CI C6 = G6 + P6G5 + P6P5CI C7 = G7 + P7G6 + P7P6G5 + P7P6P5CI 组间： C8 = G8 + P8G7 + P8P7G6 + P8P7P6G5 + P8P7P6P5CI; 3）第3组进位逻辑式 组内： C9 = G9 + P9CⅡ C10 = G10 + P10G9 + P10P9CⅡ C11 = G11+P11G10+P11P10G9 + P11P10P9CⅡ 组间： C12 = G12+P12G11+P12P11G10+P12P11P10G9 + P12P11P10P9CⅡ; 4）第4组进位逻辑式 组内： C13 = G13 + P13CⅢ C14 = G14 + P14G13 + P14P13CⅢ C15 = G15 +P15G14 +P15P14G13 +P15P14P13CⅢ 组间： C16 = G16 +P16G15 +P16P15G14 +P16P15P14G13 + P16P15P14P13CⅢ;5）各组间进位逻辑;6）结构示意; 第二节 运算方法;1. 基本关系式; ( X + Y )补 = X补 + Y补 （1） ( X - Y )补 = X补 + (-Y)补 （2）;注意：某数的补码表示与某数变补的区别。;2. 算法流程;3. 逻辑实现;3.2.1.2 溢出判断;正确;（2）A=10 B=7 10+7 ：0 1010 ;正确;（2）A=10 B=7 10+7 ： 0 1010 ;(1) 3+2：;溢出= Sf1 Sf2;3.2.1.3 移位操作;（1）单符号位 ： ;（1）单符号位 ： ;3.2.1.4 舍入方法）－定点小数; 3.2.2 定点乘法运算;（1）手算 0.1101 ×0.1011;（2）分步乘法;步数 条件 操作 A C ; 2.算法流程; 3.运算规则;3.2.2.2 补码一位乘法 1.算法分析 X补 = X0.X1X2……Xn;（4）展开为部分积的累加和形式： (XY)补 = X补(0.Y1Y2……Yn)-X补Y0; 2.比较法算法 Yn(高位) Yn+1(低位) 操作(A补为部分积累加和) ;步数 条件 操作 A C ;(XY)补 = 0 3.2.3 定点除法运算;3.2.3.1 原码恢复余数法 1.算法 比较两数大小可用减法试探。;步数 条件 操作 A C ;步数 条件 操作 A C ;3.说明;2.算法 ri+1=2ri+(1-2Qi)Y;步数 条件 操作 A