jsp学习资料的.pptVIP

几点思考;第7章 总 线 ;7.2 总线概念 ; 7.1 32位微处理器的外部引脚 （教材P.27); 1.数据线及控制信号 数据线：D63~D0共64位 奇偶校验信号： DP7~DP0 ,每个字节产生1个校验位 读校验错： PCHK;3.系统控制信号;系统时钟; M/IO：=1,表明该总线周期,CPU与存储器交换信息 =0,表明该总线周期,CPU与I/O接口交换信息 W/R： =1,表明该总线周期,CPU进行写操作 =0,表明该总线周期,CPU进行读操作 D/C ：=1,表明该总线周期,传输的是数据 =0,表明该总线周期,传输的是指令代码 这三个信号的组合，决定当前总线周期所完成的操作;T1;总线周期定义的操作;5.总线控制信号(ADS,RDY)与32位微处理器典型时序(教材 P.36) ADS：地址选通信号(输出) 该信号由1 → 0，表明地址线和总线定义信号(M/IO,W/R,D/C)均为有效可用。;RDY：准备就绪信号(输入) 该信号由外电路产生→ X86 RDY=0，表明外部电路(存储器、I/O接口)已经做好数据W/R的准备，能在规定时间内完成数据的读写。 RDY=1，表明存储器或I/O不能在规定时间内完成数据的读/写，请CPU延长总线周期。;CLK;CLK;6.总线仲裁信号 (1)HOLD：总线保持请求（输入） (2)HLDA：总线保持响应（输出）; 7.2 总线概念 ;片内总线——这种总线是芯片的内总线，如微处理器内用来连接ALU、 CU和寄存器组等逻辑功能单元。这种总线没有具体标准， 由芯片生产厂家自己确定。(芯片级总线) ;片间总线——微处理器、存储器芯片、I/O接口芯片等之间的连接总线。片 间总线通常包括数据总线、地址总线和控制总线。; 系统总线 —— 系统总线是微型计算机系统内连接各插件板的总线。 系统总线有不同的总线标准，如 S-100总线(IEEE-696标), STD总线,IBM-PC总线，ISA总线、PCI总线标准等，采用 不同总线标准的功能板无法连接在一起。（内总线） ;局部总线——与所连接的CPU和外部设备相比，系统总线发展滞后、速度缓慢、带宽较窄，成为数据传输瓶颈。为了打破这一瓶颈，将一些高速外设从系统总线上卸下，通过控制和驱动电路直接挂到CPU局部总线上，使高速外设能按CPU速度运行。这种直接连接CPU和高速外围设备的传输通道就是局部总线。局部总线一端与CPU连接，另一端与高速外设和系统总线连接，好象在系统总线和CPU总线之间又插入一级。;外总线 —— 用于微型计算机系统之间或者微型计算机与外部设备之间的 通信。外总线技术已经很成熟，各种应用要求皆有标准可遵 循。如并行总线IEEE-488标准，串行总线RS-232标准等。 IEEE1394，USE（通用串行总线）。 ;;2.总线的性能指标; 如：PCI总线的宽度为32位，总线频率为33MHz，则PCI的数据传输率为： 传输率 = 32/8 * 33 = 132MB/s ; 7.3 总线标准 ; 总线插槽是主板和 I/O 接口之间的连接器, 为了连接众 多类型的接口电路, 主一般都配有几种类型标准的总线。 ;(1)ISA(AT)总线标准 （P.171);主要特性： 数据传输率最高为8MB/S 24根地址线，可寻址16MB存储空间 64KB个可寻址的I/O端口（16根地址线） 一次可进行16位或8位数据存取 15级中断控制 7个DMA通道 可产生I/O等待状态 支持多个主控器（XT总线中只有CPU是唯一的主 控设备，而ISA总线可使CPU释放总线由其它主控、 器（如DMAC、DRAM刷新控制器等）占用总线）;GND;(1). 数据线:SD15 ~ SD8 , SD7 ~ SD0;? IOW: I/O 写命令。 IOW=0, 把数据线上信息 → 选中的端口寄存器。 应用: 用IOW=0对端口进行写操作。;使用ISA总线接口的以太网卡;PCI总线为高速的I/O子系统（图形显示适配器、网络接口控制器、磁盘控制器等）提供了更好的性能。 即插即用特性;PCI是由Intel公司1991