CRC码的FPGA实现.pdf

第21 卷 第3 期 重 庆 工 学 院 学 报（自然科学版） 2007 年3 月 VoI. 21 No. 3 JournaI of Chongging Institute of TechnoIogy（NaturaI Science Edition ） Mar. 2007 日日日日日日日日日日日日日日日日日日日日日日日日日日日日日日日日日日日日日日日日日日日日日日 【电子与自动化】 杂 CRC 码的FPGA 实现 叶 懋，刘宇红，刘 桥 （贵州大学 电子科学系，贵阳 550025 ） 仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰＼ 仰 ＼ 仰 仰 摘要：介绍了循环冗余校验CRC 算法原理和校验规则，分析了CRC 校验码的具体计算过程，并以 仰 仰 CRC - 16 为例，给出了使用硬件描述语言VeriIog HDL 来实现CRC - 16 的部分源程序，它既是校 仰 仰 仰 仰 验码的生成器，也是待校验数据的校验器，对该例进行仿真并给出综合结果，最终可以在现场可 仰 仰 编程门阵列（FPGA ）上实现，其工作频率可达400 MHz. 仰 仰 关 键 词：循环冗余校验；VeriIog HDL ；FPGA 仰 仰 仰 仰 中图分类号：TN91 文献标识码：A 文章编号：167 1 - 0924 （2007 ）03 - 0085 - 03 ＼ 仰 ＼仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰仰 Implementation of CRC Based on FPGA YE Mao ，LIU Yu_hong ，LIU Oiao