布局布线zy课件.ppt

数字后端布局布线月钉姚楔烦贝甥;基于standcell的ASI;当一个设计完成了DC综合，生成;后端流程鸿抗蜜侗倡身碑横滓陵装;自动布局布线是将门级网表（ne;目前业界广泛使用的APR(Au;自动布局布线工具——ICC介绍;SOC Encounter 简;自动布局布线流程门级网表布局规;自动布局布线流程1、数据准备：;自动布局布线流程5、时钟树综合;数据准备和输入网表(netli;参考库参考库包括标准单元（ST;标准逻辑单元库（STD）标准单;数据输入步骤：1、创建库，库的;3、读入前端网表，注意拿到网表;6、绑定，就是把展开的网表绑定;布局规划、预布线布局规划是面向;布局规划Floorplan在整;预布线预布线的目的就是要在版图;电源分配一般结构某32位微处理;I/O assignment ;I/O布局基本原则I/O的布局;在SOC encounter里;渤贰唬书方忽绣淋藩破堤霖帘组挨;整体布局步骤： 1、Load ;7、把宏单元和PAD的电源和地;芯片的总体功耗、时???要求和面积;读入时序约束文件步骤： 1;详细布局就是进行网表中单元的放;详细布局步骤：1、 如果网表中;4、 标准单元放置；astPl;时钟树综合在芯片版图设计中，时;芯片中的时钟网络要驱动电路中所;时钟树 时钟树综合就是为;时钟网络形式最常用的两种时钟网;一些时钟树的实例不含时钟树 ;时钟树插入及增加驱动器时钟信号;时钟树插入及增加驱动器DEC ;在DC综合时并不知道各个时序元;布线布线是根据电路连接的关系，;布线过程全局布线布线工具首先把;布线过程详细布线需要将连线网络;版图检查与验证DRC:Desi;设计规则检查(DRC, Des;电学设计规则(ERC, Ele;网表一致性检查(LVS, La;数字后端设计流程-16 LVS;后仿真是指版图完成后提取芯片内;所有检查验证无误，布图结果转换;自动布局布线工具——Astro;CALIBRE：MENTOR ;谢谢！洽叼蚊甘科笔慨苫空钡闰他