埋栅型静电感应器件研制中的外延技术 epitaxial technology for buried-gate static induction device.pdfVIP

器件制缝扇应冈 ofDevice M柚Ⅱlk劬gmdAppliatim 埋栅型静电感应器件研制中的外延技术 雷景丽1，李思渊2，李海蓉2，李海霞3 (1．兰州理工大学理学院，兰州730050；2．兰州大学物理科学与技术学院，兰州730000； 3．中国科学院中国近代物理研究所，兰州730000) 摘要：对电力埋栅型静电感应晶体管关键工艺外延进行了深入研究，提出了在低阻P型衬底 000 上制备高阻n型外延层的工艺方法，使外廷层的方块电阻达到40 Q／口。实验证明，该方法 能有效抑制自掺杂效应和扩散效应，避免了外延过程中可能出现的反型。研制的电力埋栅型静电 V。 感应晶体管，-y特性良好、栅源击穿电压达到70v，阻断电压迭至,1600 关键词：工艺；外延层；反型；自掺杂 中图分类号：TN304．054文献标识码：A