数字逻辑第六章4课件.ppt

Chapter 6 Combinational Logic Design Practices(组合逻辑设计实践);Decoder (译码器) Encoder (编码器) 三态器件 多路复用器; BCD Decoder ( 二－十进制译码器 ) Seven-Segment Decoders(七段显示译码器) Encoder (编码器) Priority Encoder (优先编码器);译码器 编码器 Three-State Device (三态器件) Multiplexer (多路复用器);A B C;A1;译码器 编码器 三态器件 多路复用器;EN_L C B A Y Y_L;1G_L 2G_L B A 1Y 2Y;输入 G_L S;D0 D1 D2 D3;用数据选择器设计组合逻辑电路;设计七段显示译码器;七段显示译码器的真值表;当使能端有效时，;思考：利用74x151实现逻辑函数;思考：利用74x151实现逻辑函数;YZ;EN;6.7.3 Demultiplexer（多路分配器）;A binary decoder with an enable input can be used as a demultiplexer (利用带使能端的二进制译码器作为多路分配器);6.8 Parity Circuit (奇偶校验电路);6.8 Parity Circuit (奇偶校验电路);Review of XOR AND XNOR ( 回顾异或、同或运算);I1 I2 I3 I4 IN;9-bit Odd/Even Parity Generator 74x280 (9位奇偶校验发生器74x280（ 图6－71）;Parity-Checking Applications(奇偶校验的应用);6.9 Comparator （比较器）;6.9 Comparator （比较器）;DIFF;An Iterative Comparator(迭代比较电路);EQ_L;n-Bit Magnitude Comparator(多位数值比较器);74x85;Serial Expanding Comparators(比较器的串行扩展);P0;3片74x682构成24位比较器;第六章 作业 （四版）;第六章 作业（三版）;用数据选择器74x151实现逻辑函数