恶劣环境中异步逻辑的辐射硬化设计DavidJBarnhart会员IEEE.DOC

恶劣环境中异步逻辑的辐射硬化设计 DavidJ.Barnhart,会员，IEEE，TanyaVladimirova,会员，IEEE, MartinN.Sweeting,会员，IEEE，KennethS.Stevens,高级会员，IEEE 摘要：一个广泛范围内新兴技术的应用推动了无线传感器节点技术朝系统芯片方向发展。特别令人感兴趣的是恶劣环境的情况下辐射和热极限的存在。过去10多年来辐射硬化的设计已经被认识到了，一直替代开源电路设计方法去减轻辐射频谱的影响，但已显着重要电能和面积的限制。同样，异步逻辑设计提供了潜在的功耗节省和性能方面的改进，达到设计复杂性和较小面积的限制的折衷。这些方面的影响阻碍这些设计方法被更广泛地接受。个案研究支持发展单片系统芯片上的无线传感器节点已出现。同步，硬化，以及异步/硬化实施教科书微处理器在0.35m微小系统SiGe BiCMOS技术进行了比较。这种新颖的异步/加固配合设计的方法，被仿真和硬件试验的结果所证实了。 索引词：异步逻辑，环境耐受性，辐射加固的设计，片上集成系统 引言 ?一个新的层面的无线传感器网络体系结构设计正在兴起，数百乃至数千超轻（ 10克）低成本传感器节点被要求在恶劣的环境中执行分布的频谱遥感任务，包括那些在空间中遇到的情况。研究正在进行检查编造生存自供电系统单芯片（ SoC ）无线传感器节点单片商用硅锗双极互补金属硅芯片（硅锗BiCMOS工艺）技术[ 1 ]的可行性 。特别令人感兴趣的是恶劣的环境中否认辐射和热极端[ 2 ] 。 辐射硬化的设计（ RHBD ）和异步逻辑的配合已成为一个潜在的解决方案，以改善系统辐射的耐力，过程变化，电压浮动和温度（PTV）极端。本文介绍了这些概念的一个案例研究是通过比较同步，硬化，以及异步/硬化实施教科书微处理器。第二节和第三节详细介绍了RHBD概念和用于这项工作的异步逻辑，第四节讨论共同改变RHBD和异步设计概念，并展示了比较性的结果.这项工作，支持所有裸露的片上集成系统的应用，包括片上集成卫星系统[ 2 ] 。 2 辐射硬化设计 辐射硬化设计与异步逻辑设计的合作提高了对辐射和半导体热极端的耐性。此外，辐射硬化设计的功耗限制通过异步设计技术的应用大大减少了 A 目的 ?? 极端辐射情况经常在核能发电厂，一些工业处理工厂和太空等地方遇到。令人惊讶的是，在早期的集成电路开发，来自塑料包装中杂质的阿尔法粒子导致了地面系统的神秘异常状况。中子有时会使飞行正常巡航高度下的飞机航空电子系统出现错误 。太空和各种核环境更具有挑战性，那里的电离子总剂量（TID）的辐射造成了系统逐渐退化，从而增加了电力消耗。此外，高能粒子，如电子，质子和重离子/银河宇宙射线（ GCRs ） ，可引起一系列的单事件效应（ SEE ） ，主要是单事情扰乱（SET） ，单事件闭锁（SEL） ，和单事件即逝（SET） 。不自然的影响，如增强的剂量率，迅速中子剂量和系统电磁脉冲（EMP）也可以成为一个影响因素[ 3 ] ，已经用系统级方法减轻这些影响。各种类型的重屏蔽可用于TID和系统EMP，但是对SEE是无效的.SEE有容忍性且能被检测，一般是通过三倍的（或更多）模冗余（ TMR）或其他办法[ 3 ] 。此外，硬化，才能实现在IC层面通过专门的程序用于硬化的铸造厂。硬化的铸造厂通常采用外延的或绝缘物质来减少SEE并认真控制氧化物增长和控制化学物质来改善TID硬度。这些做法可能相当昂贵，往往是出口处控制，而且通常是经过几代商业伙伴。一个开放式的源辐射硬化解决方案在IC水平上是的RHBD [ 4 ]的应用 ，可用于任何生成过程包括最近的.RHBD后的指导原则尽可能多地减轻辐射效应，在晶体管器件和电路层次上尽可能利用非传统的布线技术。 图1 核心晶体管的RHBD布局 B RHBD实验设计 这项工作的第一步是设计一个新的RHBD数字电池为奥地利微小系统0.35mSiGe的BiCMOS （AMS 35 ）进程（ HITKIT 3.70 ）在DFII的框架（ 2006-2007 5.1.41 ）。设立这个试验对于这项工作来说是必不可少的，由于RHBD试验没有免费提供，它们被视为知识产权和依赖铸造过程。 RHBD试验普遍使用基本晶体管配对海门或门阵列的办法。在这项工作中开发的基晶体管在图1显示出来了。通过使用环形几何NMOS晶体管，TID影响减少到最低限度。这个几何减少电压转换，防止附近地区的产生费用和消除边缘泄漏。晶体管周围高度掺杂护圈，防止通过氧化物泄露分离晶体管和消除SEL 。晶体管固有的驱动力量（宽）的增加，由于要达到环形nMOS的小型设计规则，然后与PMOS平衡，增加SEU门槛，并通过增加收费而减少SET。门阵列方法的缺点是增加面积，而环形NMOS和PMOS直接